TSMCが、AI向け先進パッケージの冷却を外付け部品からシリコンの表面へ近づけようとしている。台湾の経済日報によると、先進パッケージ研究開発責任者の陳燕銘（James Chen）氏は2026年9月1日、SEMICON Taiwan 2026の関連フォーラムで、マイクロ流路冷却を研究ロードマップへ加えたと明らかにした。鉅亨網は、将来のCoWoSパッケージ電力が約600Wから4,100Wへ増えるとの同氏の見通しを報じている。
TSMCは2025年に3.4kW、2026年には5kW超の熱を逃がすCoWoS-R試験体を学会で報告している。4,100W級を冷やす能力は研究室ですでに見え始めた。量産に向けた主な不確定要素は、冷媒を漏らさず、高価な大型パッケージを反らせず、局所的な発熱を処理しながら同じ構造を繰り返し作れるかという製造の側へ移っている。
6倍が指すのはAIパッケージの電力
陳燕銘氏が示した「約6倍」は、AIデータセンター全体の電力需要を予測した数字ではない。鉅亨網によると、2024年から2029年にCoWoSのパッケージ電力が約600Wから4,100Wへ増えるという見積もりである。同じ期間に、CoWoSの面積は3.3レチクル相当から14レチクル超へ広がり、パッケージ内の演算用トランジスタ数は約48倍、HBM帯域は34倍超になるとされた。
TSMCの2026年4月の公式ロードマップも大型化の方向を裏づける。同社は5.5レチクル相当のCoWoSを生産中で、2028年には大型演算ダイ約10個とHBM20基を載せる14レチクル相当品、2029年には14レチクル超を投入する計画だ。載せるシリコンが増えれば総電力は上がる。積層と高密度配線で熱源が近づけば、同じ4,100Wでも温度が局所的に上がるホットスポットは厳しくなる。
48倍のトランジスタ数と34倍のメモリ帯域は、4,100Wの熱設計を自動的に決める数字ではない。三つはそれぞれ別の指標であり、トランジスタ数や帯域からパッケージ電力を直接算出することはできない。4,100Wも将来の単一パッケージを想定した講演値であり、量産製品の公称消費電力ではない。
比較の物差しとして、NVIDIAの現行DGX GBラックは約120kWを消費する。ラックには18台の計算トレイと9台のNVLinkスイッチトレイなどが入り、マニホールドから各CPUとGPUのコールドプレートへ冷媒を送る。4,100Wはその中のパッケージ級の値であり、ラック全体が6倍になるとの予測ではない。チップの近くで熱を受け取っても、ラック内で冷媒を分配し、施設側へ熱を運び出す仕事は残る。
冷却板、流路内蔵リッド、シリコン直接液冷
現在の高出力GPUでは、冷媒を流すコールドプレートをパッケージの上へ押し当てる構造が一般的だ。ダイから冷媒までの間には、熱界面材料（TIM）、金属製リッド、さらに別のTIMが入る場合がある。TIMは表面の微細な隙間を埋める一方、厚みと接触状態に応じた熱抵抗を加える。発熱量が増すほど、一枚の材料層が生む温度差を無視しにくくなる。
TSMCが描く近距離化には、構造の異なる段階がある。
| 段階 | 冷媒が通る位置 | 減らせる熱経路 | 新たに抱える仕事 |
|---|---|---|---|
| 外付けコールドプレート | パッケージのリッド上 | 現行の基準 | 冷却板の圧着、TIM管理 |
| 流路内蔵リッド | パッケージ外装の内部 | 冷却板とリッドの界面 | リッド内流路、接続部の密封 |
| シリコン直接液冷 | 微細加工したダイ背面 | リッドとTIMを介する経路 | シリコン加工、流路形成、漏れ検査 |
冷却の進化は、外付けコールドプレート、流路内蔵リッド、シリコン直接液冷の三段階に分けられる。熱源と冷媒の間の材料を一枚ずつ減らすほど熱抵抗は下がるが、半導体パッケージ側が流路、密封、漏れ検査まで引き受ける範囲は広がる。ただし、製品ごとにリッド、TIM、冷却板の構成は異なり、三段階が同じ順序と時期で採用されるとは限らない。
「マイクロ流路」は、この三段階の後ろ二つを含み得る広い言葉である。リッドへ細い水路を掘る方式と、ダイ背面に微細な柱を形成して冷媒を直接流す方式は、同じ構造ではない。講演で挙がった噴流衝突冷却は冷媒を発熱面へ吹き付ける方法、二相冷却は沸騰時の潜熱を使う方法であり、流路をどこへ置くかとは別の設計軸になる。
4,100W予測より先に、5kW超を実証
TSMCの2本の論文は、放熱能力に加え、CoWoSへの統合と密封信頼性を異なる条件で検証している。
| 発表 | 試験体と冷媒 | 流量 | 公表された均一放熱量 | 信頼性の確認 |
|---|---|---|---|---|
| ECTC 2025 | 3.3レチクル相当CoWoS-R、40℃の水 | 毎分10リットル | 3.4kW、2.5W/mm² | リフロー3回、温度サイクル2,000回、150℃で1,000時間の高温保存など |
| ECTC 2026 | 3.3レチクル相当CoWoS-R、40℃の脱イオン水 | 毎分6リットル | 5kW超、3.7W/mm² | MSL4前処理後にヘリウム漏れの悪化と密封材の剥離なし |
| 2026年9月の講演予測 | 将来の単一CoWoSパッケージ | 未公表 | 約4.1kW | 顧客製品での条件は未公表 |
TSMCの公表値を並べると、2025年の試験体は40℃の水を毎分10リットル流して3.4kW、2026年の試験体は毎分6リットルで5kW超を処理した。講演が示した将来のパッケージ電力4.1kWは、研究試験体の放熱量だけならすでに射程内にある。
2026年のTSMC試験体が示した3.7W/mm²は370W/cm²に相当する。ただし、これは1.6レチクル相当の発熱体へ均一に電力を与えた試験値で、局所ホットスポットを持つ量産GPUの許容消費電力ではない。2025年と2026年では微細構造と流量も異なるため、3.4kWから5kW超への変化を同条件の性能向上率として計算することもできない。
2本の論文は密封信頼性と製造工程も扱っている。2025年の研究は、典型的なデータセンター環境から年間115ccの臨界漏水量を設定した。各種信頼性試験後のヘリウム漏れ率は、その臨界値より少なくとも1桁低かった。2026年には、反りに追従する密封材を採用したうえ、SoC背面へ微細柱を作るための専用ウェハーキャリアと治具を開発し、CoWoSの前工程から組み立てまで一体で扱った。両年ともCoWoSへの統合を扱い、2026年は加工と密封の工程をさらに具体化している。
漏らさず、反らさず、量産できるか
5kW超の試験体が残した最初の宿題は、発熱の偏りである。実際のAIアクセラレーターでは、演算ダイ、HBM、電源回路が同じ熱流束で発熱しない。均一発熱の試験値だけでは、局所ホットスポットと流量分布に対する最高接合温度は分からない。TSMCが次に示すべき値は総放熱量に加え、実チップを模した電力分布での最高接合温度、圧力損失、ポンプ電力である。
二つ目は、冷却構造を加えた後のパッケージ歩留まりだ。3.3レチクル相当の試験体で密封を維持できても、2028年の14レチクル相当品は面積も材料界面も増える。大型化した構造でも反りに追従する密封を成立させ、微細柱を均一に加工し、漏れのない接続を作り、高価な演算ダイを壊さず検査しなければならない。
三つ目は、パッケージからラックまでの責任分界である。NVIDIAの現行ラックはマニホールド、コールドプレート、漏れ検知をシステム側に持つ。シリコン直接液冷では、半導体工程で作った流路とラック側配管がつながる。パッケージメーカー、冷却部品メーカー、サーバーメーカーのどこが冷媒品質と接続部を受け持つのか。現場交換と長期の漏れ保証も製品仕様に落とす必要がある。
量産移行が共同課題であることは、TSMC以外の動きからも分かる。米ARPA-Eが支援するHPのプロジェクトは2024年から2027年まで、まずシリコン製マイクロ流路をデバイス表面へ結合し、その後さらに内部へ組み込む段階を踏む。SEMIの委員会資料も、必要工程の成熟度と商用化向け試験体を業界横断で定める必要を挙げている。
TSMCが顧客製品への採用時期と冷媒の入口条件を開示すれば、5kW超の試験体は製品ロードマップへ変わる。許容漏れ率、コネクター仕様、追加工程の歩留まりも判定材料になる。その条件がそろったとき、AIパッケージは外から冷やす部品ではなく、電力供給と同じ段階で冷却経路まで設計するシステムになる。
