Intelが、EMIB-Tを軸とする先端パッケージング事業の収益化時期を初めて年単位で区切った。CFOのDavid Zinsnerは2026年8月26日のDeutsche Bank Technology Conferenceで、売上は2027年後半から増え、2028年に定常的な事業となり、2029年に本格化するとの見通しを示した。EMIB-Tはすでに工場導入と顧客設計が動く技術であり、2029年は完成予定年ではない。Intelが問われるのは、大型AIパッケージを作れるかではなく、顧客の設計を繰り返し量産し、外部売上と利益へ変えられるかである。
2026年の顧客立ち上げから2027年の売上拡大まで
Zinsnerは先端パッケージングについて、顧客1社当たり年数十億ドル規模になり得ると述べ、粗利率40%、営業利益率30%を見込んだ。前工程のウェハ製造より資本負担が軽く、高い投下資本利益率を期待できるという説明である。顧客名、契約額、受注残は示していない。従って、これは確定受注の開示ではなく、Intel経営陣が描く成熟後の事業像だ。
先端パッケージングは、Intel Foundryにとって外部顧客との最初の取引にもなり得る。顧客は計算ダイを他社へ製造委託したまま、Intelへ組み立てとテストを任せられる。Intelはそこで納期、量産歩留まり、品質を証明し、将来は先端プロセスによるウェハ製造も提案する。Zinsnerがパッケージングを前工程受注への入口と呼ぶ理由はここにある。
Intelは2026年1月の決算説明で、顧客が望む同年後半の立ち上げに向けてEMIBとEMIB-Tの品質・歩留まりを改善するとしていた。8月時点の見通しと合わせると、技術の導入と収益の立ち上がりは次のように分かれる。
| 時期 | Intelが示した段階 | 読み取れる意味 |
|---|---|---|
| 2017年 | 従来EMIBが量産へ移行 | 自社製品で基礎技術と量産経験を蓄積 |
| 2025年 | EMIB-Tを導入 | TSV付きブリッジを製品・顧客設計へ投入 |
| 2026年後半 | 顧客の立ち上げ開始を支援 | 品質と歩留まりを整え、試作・認定を進める |
| 2027年後半 | 売上が拡大し始める | 認定済み案件が量産出荷と売上へ移る |
| 2028年 | 定常的に売上を計上する事業へ | 複数四半期にわたり継続案件が寄与 |
| 2029年 | 事業が本格化 | 外部向けパッケージングが事業規模を持つ |
この年表は1年の延期を示すものではない。2026年後半の「顧客立ち上げ」と2027年後半の「売上拡大」は違う指標である。顧客は計算ダイ、HBM、基板を組み合わせた設計を固め、試作品の電気特性と熱特性を検証し、信頼性試験を通した後に量産へ移す。製品の出荷条件を満たして初めて、Intelは継続的な売上を計上できる。
設計環境も商用化の一部だ。Synopsysが2026年7月に公表したEMIB-T対応フローは、初期のバンプとTSV配置、UCIeとHBMの配線、ダイからブリッジ・基板までの電力・熱・信号解析を一つの環境で扱う。Intelが製造工程を用意しても、顧客が設計を収束させ、製造可能性を事前に確かめられなければ量産案件は増えない。2029年までの時間には、工場の増強に加えて設計エコシステムを成熟させる期間が含まれる。
シリコンブリッジに電力の通り道を加えるEMIB-T
EMIBは、複数のダイを載せるパッケージ基板へ小さなシリコンブリッジを埋め込み、隣接するロジックダイや高帯域幅メモリ（HBM）を高速接続する。大きなシリコンインターポーザーでパッケージ全体を覆わず、細かな配線が必要な場所にだけシリコンを使う構造だ。Intelは従来EMIBを2017年に量産へ移し、自社製品と外部製シリコンの組み合わせで経験を積んできた。
EMIB-Tは、そのブリッジにTSV（シリコン貫通電極）を通す。ダイ間の信号を横へ運ぶ一方、電力をブリッジの下から上へ送り、パッケージ表面の信号配線を圧迫しにくくする。HBMの世代が進み、計算ダイとメモリの消費電力が増えるほど、信号線と電源線を限られた面積へ収める作業は難しくなる。TSVは大型化のための面積を増やす部品ではなく、大型化したパッケージへ安定して給電する手段である。
Intelの公式ロードマップは、2023年の約4倍レティクルサイズ、HBM 8基、EMIB 12本から、2026年に8倍超、HBM 12基、EMIB 20本超へ進む。2028年には12倍超の大型パッケージへHBM 24基超とEMIB 38本超を組み込む計画だ。露光装置が一度に転写できる面積を越えて計算ダイを並べるほど、ブリッジ本数と電力供給を管理する作業が増える。さらに熱と基板の反りも同時に抑えなければならない。パッケージ面積の記録競争では済まない。
粗利率40%を実績と読めない理由
Intel Foundryは2025年に178億2,600万ドルの売上高を計上したが、外部売上高は3億700万ドルだった。残りの大半はIntel Products向けの社内取引である。同部門の営業損失は103億1,800万ドルに達した。2026年第2四半期も、社内取引を含む売上高57億6,500万ドルに対し、営業損失は20億8,900万ドルだった。
これらの赤字を、Zinsnerが掲げた先端パッケージングの粗利率40%と直接比べることはできない。Intel Foundryのセグメントには、先端プロセスの研究開発、ウェハ製造、社内向け組み立て、外部顧客向けサービスが一緒に入る。Intelは先端パッケージング単体の現行売上高、粗利率、営業利益率を個別に開示していない。顧客数と受注残も不明である。40%は既存事業の実績値ではなく、案件が規模を持った後の目標値である。
この開示差は、2027年以降の評価方法を決める。外部Foundry売上が増えても、ウェハ製造とパッケージングの寄与が分からなければEMIB-Tの採算は測れない。顧客側の量産発表、Intelによる外部売上の内訳、設備投資に対する利益の伸びがそろって、初めて40%という目標を検証できる。
Intelが収益化を待つ間、TSMCは14倍CoWoSへ
競合のTSMCは、2026年に5.5倍レティクルサイズのCoWoSを生産している。2028年には約10個の大型計算ダイと20基のHBMを載せる14倍へ広げ、2029年には14倍を超える計画だ。Intelも2028年に12倍超とHBM 24基超を掲げるため、両社は同じ時期に巨大AIパッケージの量産限界を押し広げる。
ただし、レティクル倍率やHBM数だけで優劣は決まらない。EMIB-Tは局所的なシリコンブリッジを使い、CoWoSは複数方式のインターポーザー上へダイとHBMを統合する。構造とダイ寸法が違えば、同じ倍率でもコストと歩留まりは変わる。HBM世代とテスト条件もそろっていない。Intelが示すべき成果は最大パッケージの試作ではなく、顧客ごとに異なる設計を同じ納期と品質で繰り返し出荷した実績である。
2029年の本格化予想は、TSMCに追いつく年を保証しない。TSMCはすでにCoWoSを量産し、2028年の14倍版へ顧客設計を進められる。Intelには、自社製品で積んだEMIBの経験を外部顧客の認定へ移し、基板とHBMを確保しながら大型パッケージの歩留まりを上げる仕事が残る。技術ロードマップの数字より、この運用能力が受注を左右する。
HBM統合とDRAM製造は別の仕事だ
Intelが元SK hynix CEOのSeok-Hee LeeをIntel Foundryの責任者に迎えたため、メモリ製造への復帰を連想する見方も出た。だがIntelが2026年6月に示した担当範囲は、先端パッケージング、システム統合、後工程技術の開発と製造である。Zinsnerも8月の会議でDRAM製造へ戻るとの見方を退け、3大メモリメーカーと協力しながらメモリ制約を緩和する製品とアーキテクチャを作る方向を示した。
DRAMメーカーはメモリセルを形成したウェハを製造し、HBMとして積層する。IntelがEMIB-Tで担うのは、そのHBMと計算ダイを接続し、電力、信号、熱を一つの製品として成立させる工程だ。必要な設備、歩留まり管理、顧客との取引関係は重なる部分があるが、事業の入口は異なる。Leeの経験はHBMメーカーとの共同設計と大規模量産の管理に効き得るものの、DRAM工場の再建を意味しない。
Intelの先端パッケージング戦略は、2027年後半に外部売上が増え、2028年に継続案件となるかで最初の評価が下る。その間に顧客認定、歩留まり、基板とHBMの供給、設計フローをそろえられれば、EMIB-Tは技術ポートフォリオから収益事業へ移る。2029年はゴールではなく、その転換が数字に現れるとIntelが約束した年である。
