データセンターのラックを開けると、スイッチの前面パネルに光トランシーバーがずらりと並んでいる。800G対応のQSFP-DDモジュールが144個刺さったスイッチは、AIクラスターの標準風景だ。しかし、この風景には構造的な無駄がある。前面パネルのトランシーバーからスイッチASICまでの距離は15〜30センチ。この銅配線上を200G/laneの信号が走ると減衰が大きく、受信側でDSP（デジタル信号処理）チップが信号を再生しなければならない。800Gモジュール1個の消費電力14〜17ワットのうち、6〜8ワットをDSPが占める。電力の約半分が、信号の「旅路」を修復するためだけに消えている。

この距離を縮めればDSPが不要になる。発想自体は2010年代半ばから存在した。光エンジン（電気信号を光に変換する素子群）をスイッチASICと同じパッケージ基板上に実装するCo-Packaged Optics（CPO）は、銅の壁を根本から取り除く設計だ。BroadcomはCPOによって光学系の消費電力を65〜70%削減できると公表している。NVIDIAの1.6Tリンクでは、リンクあたり約30ワットから9ワットへの低減が示された。

理論上、CPOは最適解に見える。問題は、理論と量産の間に横たわる製造上の溝だった。

AD

歩留まり19%という数字が突きつけた現実

CPOの製造工程では、光エンジンをASICのパッケージ基板にリフロー（加熱溶接）で実装する。光ファイバーの芯合わせ精度はサブミクロン。一度実装したエンジンをやり直すには、220〜260℃の温度をASICの数ミリメートル横で再加熱する必要があり、光纤アライメントは2回目の熱履歴に耐えられない。つまり、32個の光エンジンのうち1個が不良なら、ASICも基板も残りのエンジンもすべて廃棄になる。

SemiAnalysisは2026年6月のリサーチノート「Powered Down, Lights Off」で、光エンジンあたりの実装歩留まりを95%と仮定した場合の複合歩留まりを計算した。。32エンジンのパッケージで良品率は約19%、5個に1個しかまともに動かない。この数字が市場に与えた衝撃は大きかった。6月9日の米国市場でApplied Optoelectronics（AAOI）は1日に約17%下落、Lumentumは約8%下落。Coherentも約11%、Marvellも約7.6%下がった。

GlobalSemiResearchは即座に反論を発表し、この計算はスクリーニングやビニング（選別工程）、NVIDIAがSpectrum-Xに設計した冗長エンジンによる歩留まり改善を無視していると指摘した。Morgan Stanleyも6月10日のレポートで、CPO自体の技術ロードマップは否定せず、2027年の光エンジン出荷見通しを従来の2000万〜3000万個から600万〜700万個に下方修正したに過ぎないとの見解を示した。

論争の焦点は「CPOがダメか」ではない。「いつ、どの規模で使えるか」だ。SemiAnalysisはスケールアウト向けのCPO出荷を2027年に、フルスケール量産を2028〜2029年に後退させた。この時間軸のずれが、別のアーキテクチャに窓を開いた。

ソケットに残された光エンジン。NPOの設計思想

Near-Packaged Optics（NPO）は、CPOとプラガブルの中間に位置する。光エンジンをASICのパッケージ基板ではなく、独立したエンジン基板上に実装し、ASICのすぐそばに配置する。電気配線の長さはセンチメートル級から数ミリメートルに縮まり、DSPは不要になる。ただし、CPOと決定的に異なる点がひとつある。エンジンがソケットで接続され、現場で抜き差しできることだ。

プラガブル NPO CPO
光エンジンの位置 前面パネル（ASICから15〜30cm） ASIC近傍の独立基板 ASICと同じパッケージ基板
DSP 必要（6〜8W/800G） 不要 不要
現場交換 可能 可能 不可（リフロー実装）
1個故障時の影響 そのモジュールのみ そのソケットのみ ASIC＋基板＋全エンジン廃棄
800Gあたり光学系電力 14〜17W 約5〜7W（推定） 約4〜5W（Broadcom比）

SemiAnalysisは8月10日のXスレッドで、NPOの利点を3点に整理した。現場交換可能なサービス性、故障の波及範囲（ブラスト・ラディウス）がソケット1個分に限定されること、光エンジンがASICと別パッケージのため組立工程が単純であること。CPOの性能上の利点の大部分を維持しながら、生産と信頼性の課題を回避できる構造だという。

Broadcomは2026年3月のOFCで、3.2T VCSELベースのNPO製品ラインを披露した。同社のブログによれば、このNPOエンジンのエネルギー効率は約1 pJ/bit。シリコンフォトニクス方式が一般に5〜10 pJ/bitであることと比較すると、5〜10倍の効率差がある。18個のエンジンを配置した場合のエスケープ帯域密度は0.6 Tbps/mm以上、総エスケープ帯域は73.7 Tbps（128 Gbps/チャネル時）に達する。VCSELは数十年にわたる量産実績があり、フィールド実績のある故障率（FIT）は0.1未満とされる。

AD

標準化と量産の歯車が同時に回り始めた

アーキテクチャが優れていても、エコシステムがなければ普及しない。2026年3月12日、OFCの開催に合わせてCiena、Coherent、Marvell、Molex、Samtec、TeraHopの6社がOpen CPX MSA（Co-packaging Multi-Source Agreement）を設立した。目的は、NPOとCPOの両方をカバーするソケット型光エンジンインターフェースの共通仕様策定だ。コネクタの機械構造、熱設計、電気ピン配置、管理インターフェースを標準化し、マルチベンダー間の相互運用性を確保する。

LightCountingのCEO、Vladimir Kozlovは設立発表の中で「年間ポート出荷数は5年以内に1億を超える見通し」と述べ、2025年時点のCPO/NPO出荷が100万ポート未満であることとの対比を提示した。100倍以上の成長を標準化なしに達成することはできない。

需要側も動いている。Alibabaは2026年5月のIPECウェビナーで、3.2T NPOのBeta版テストを完了し、同年Q3にパイロット運用を開始する計画を明らかにした。6.4T NPOのアルファサンプルは2027年9月までにシステムレベルのデバッグを完了する目標だ。Tencentも3.2T VCSEL NPOとシリコンフォトニクスNPOの検証を終え、2026年Q4のパイロット展開を計画している。Ranovusは米国のクラウド企業にNPOモジュールを出荷済みだが、公開発表はOFC 2027まで待つ見込みだという。

サプライチェーン側では、Foxconn Interconnect TechnologyがBroadcomのBailly向けにはんだレスLGA-to-LGAソケットとプラガブルレーザーソースケージを2025年5月から量産している。レーザーはCPOでもNPOでもパッケージ外に置く設計が主流で、OIFが2023年8月に策定したELSFP規格（ホットスワップ可能な外部レーザーモジュール）が共通基盤を担う。

NVIDIAの「CPO」がNPOの性質を帯びる理由

NVIDIAのQuantum-X Photonics InfiniBandスイッチは、2026年に本番導入が始まった。144ポートの800Gを18個のシリコンフォトニクスエンジンで実現し、18個の取り外し可能な外部レーザーモジュールが光を供給する。NVIDIAはこれを「CPO」と呼んでいる。

しかし、エンジンがパッケージからボルトで取り外せ、レーザーが前面パネルからスライドして抜ける構造は、SemiAnalysisがNPOに帰属させるサービス性の性質そのものだ。LightCountingは2026年7月のリサーチノートで、CPOとNPOが共存するとの業界コンセンサスを確認し、NVIDIAがNPOを選択肢として提供すれば開発サイクルが短縮され、来年にも初回導入が見られる可能性に言及した。

Broadcomは両アーキテクチャを並行して展開する。51.2TのBailly CPOスイッチは2024年からMicas Networksで量産中。102.4TのTomahawk 6 Davissonは2025年10月に顧客出荷を開始した。さらに3.2T VCSEL NPOを「はんだ付けのコミットメントなしに密度を求める顧客」向けとして別途提供する。

Metaでの信頼性検証も進む。BroadcomのCPOシステムは、Metaの高温ラボ環境で400G換算ポート時間100万時間の累計稼働中にリンクフラップ（瞬断）ゼロを記録した。2025年10月にBroadcomが公表し、同年のECOCと2026年のOFCで詳細が報告されている。MetaはOFC 2026で「光技術が魅力的であるためには、電気ソリューションと同等のコストと電力効率で、信頼性と性能を提供しなければならない」との基準を提示した。

AD

TSMCのCOUPEが刻むタイムライン

NPOの「中間期」がいつ終わるかは、TSMCのCOUPE（Compact Universal Photonic Engine）プラットフォームの進捗に大きく依存する。COUPEはSoICスタッキングで電気ダイとフォトニクスダイを直接積層し、ダイ間インピーダンスを物理的に最小化する技術だ。第1世代のプラガブル形態が2026年に量産入り。第2世代は6.4TのCPO形態で2027年ごろを目標とする。第3世代では光学系がプロセッサパッケージ内部に完全に組み込まれる。

TSMCのCOUPE帯域密度ロードマップは、2026年の0.5 Tbps/mmから2030年の4 Tbps/mmへ、4年で8倍の改善を描く。このスケジュールが実現すれば、NPOの役割は2〜3年の過渡期にとどまる。

しかし、SemiAnalysisの2029年フルスケール量産シナリオが現実に近ければ、NPOは10年代末まで需要を担い続ける。その場合、レーザーとパッケージング能力がすでに逼迫しているフォトニクスサプライチェーンに、さらなる負荷がかかることになる。ASEのNicole TienはOCP APAC Summitで、CPOをマルチベンダー市場に一般化するために必要なウエハレベルテスト規格とシミュレーション基盤がまだ存在しないと述べた。NVIDIAのCPO量産はTSMCとの深い二社間共同開発の産物であり、その成果を業界全体に展開する条件はまだ整っていない。

光インターコネクトの最終形態がCPOであることに、業界の大きな異論はない。問題は、そこに至る道のりを誰が、いつ、どの規模で歩くかだ。NPOはその問いに対する、現時点で最も具体的な回答として量産ラインに載りつつある。