GPUを1基追加するたびにネットワークの消費電力も比例して膨らんでいくという制約に、AI開発の現場で直面する技術者は少なくない。原因は、スイッチとGPUをつなぐ配線が抱える物理的な限界にある。計算チップ自体の性能はボトルネックになっていない。NVIDIAが2025年3月に発表したCo-Packaged Optics(CPO、光電気共同実装)は、スイッチの基板を這う銅配線を、スイッチチップのすぐ隣に置いた光エンジンで置き換える設計だ。2026年にこの技術は量産段階に入り、数十万から100万基規模のGPUをつなぐという次のAI工場の規模を現実的な選択肢に変えつつある。
なぜ今、GPUの配線が届かなくなっているのか
従来のデータセンターでは、ネットワークスイッチは各サーバーラックの中に収まっていた。エンタープライズ用途では通信量が今ほど大きくなく、ラック内の短い配線で十分だったからだ。AI工場ではこの前提が崩れる。数千基のGPUが1つの学習ジョブのために同時に協調して動くため、GPU同士の通信量が計算量そのものと同じくらい重要になり、スイッチはラックの外、クラスタ全体を見渡す位置に移動する。
この移動によって配線の距離が伸び、電気信号の速度を上げるほど問題が顕在化する。800ギガビット世代のポートは1レーンあたり112ギガビット毎秒の信号をPAM4という4値変調で送るため、信号に含まれる高周波成分が増える。銅は周波数が上がるほど信号を減衰させる性質を持ち、この結果、受動的な銅ケーブルが届く距離は約2メートルまで縮む。3メートルから7メートルの範囲は、受動銅では届かず、かといって光を使うほどの投資も割に合わない「デッドゾーン」と呼ばれる領域になる。
電気信号が銅線を伝わる様子は、細い水道管に水を送るのに近い。流量にあたる通信速度を増やすほど管の摩擦にあたる信号損失が大きくなり、遠くまで届けるには途中で何度も補正回路を挟む必要が出てくる。ただし電気信号の減衰は水流とは異なる高周波特有の物理現象によるものであり、この例えは速度と損失がともに増える直感を助けるためのものにすぎない。
NVIDIAのAI工場は、この配線問題を数十万基から将来的には100万基規模のGPUで解決する必要に迫られている。ポートあたりの補正回路を増やして電気で押し切る方法は消費電力を増大させ、AI工場全体の電力予算を圧迫する。ここでNVIDIAが選んだ答えが、電気を光に置き換えて配線するCo-Packaged Optics、CPOである。
ASICの真横に光エンジンを置くCPOの仕組み
CPOはCo-Packaged Optics(コパッケージド・オプティクス)の略で、スイッチのASIC(特定用途向け集積回路)と光信号を送受信する光エンジンを、同一のパッケージ内に直接組み込む設計を指す。従来のプラガブル方式では、ASICから基板配線、コネクタを経由して外部の光トランシーバーモジュールまで電気信号が長い距離を移動していた。CPOでは光エンジンをASICのすぐ隣に配置し、電気信号が移動する区間を極端に短くする。
図解1: プラガブル方式とCPO方式の信号経路の違い
[プラガブル方式]
スイッチASIC -> 基板配線(長い経路) -> コネクタ -> 外部光トランシーバー -> 光ファイバー
電気信号の損失: 最大22dB
[CPO方式]
スイッチASIC -> 光エンジン(同一パッケージ内、ごく短い経路) -> 光ファイバー
電気信号の損失: 約4dB配線を短くする設計変更は、信号損失と消費電力の両方に表れる。NVIDIAの技術資料によれば、プラガブル方式の電気経路では200ギガビット毎秒のチャンネルあたり最大22dBの信号損失が生じるのに対し、CPOでは約4dBまで低減する。損失が小さいほど信号を補正するための増幅回路や再生回路が少なくて済み、1インターフェースあたりの消費電力は最大30ワットから9ワット以下に下がる。
NVIDIAはこの光エンジンにマイクロリング変調器(MRM)という方式を採用し、1つのCPOで1.6テラビット毎秒の帯域を実現した最初の製品だとしている。CPOの設計はDSPリタイマー(デジタル信号処理によって電気信号を再生・整形する回路)そのものを不要にしており、信号を何度も整形し直す工程が減ることでレイテンシも縮む。配線を短くする工夫は電気部品の数そのものを減らし、消費電力とレイテンシの両方を同時に下げる。
3.5倍から5倍へ、数字が語るCPOの効果
NVIDIAは2025年3月のGTCで、CPOによって電力効率が3.5倍、信号整合性が63倍、ネットワークの復元力が10倍、システムの立ち上げ速度が1.3倍になると発表した。2026年8月時点の同社公式ページでは、電力効率が5倍、AIアプリケーションの継続稼働時間が5倍、立ち上げ速度が1.3倍という表現に更新されている。指標の立て方が変わった具体的な理由をNVIDIAは公表していない。
復元力が10倍になる理由は、故障しうる部品の点数そのものが減ることにある。プラガブル方式では外部トランシーバー、コネクタ、基板上の中継回路といった複数の部品が直列に並び、どれか1つが壊れれば通信が止まる。CPOはこれらの多くをASICと同じパッケージに統合するため、壊れる可能性のある接点そのものが少なくなり、結果として平均故障間隔が延びる。
光を発生させるレーザー光源についても効率化が進んでいる。従来のプラガブルモジュールで使われる外部変調レーザーは1ポートあたり約10ワットを消費するのに対し、CPOで使う連続波レーザーは約2ワットで済むと報告されている。この数値はインターフェース全体の消費電力である30ワットから9ワットへの削減とは別の指標であり、レーザーという部品単体の効率化を示すものだ。
レーザーの数そのものも減っている。NVIDIAによれば、CPO化によって必要なレーザー数は従来の4分の1になるという。レーザーは光エンジンの中でも故障しやすい部品であり、数を減らすことは復元力の向上に直接つながる。
TSMCと供給網が支える2026年の量産
CPOを実際に量産するには、電子回路と光回路という性質の異なる2つのチップを、極めて近い距離で正確に接続する製造技術が要る。この役割を担うのがTSMCのCOUPE(Compact Universal Photonic Engine)と呼ばれるプロセスだ。COUPEはSoIC-Xと呼ばれる3次元積層技術を使い、電子回路のダイを光回路のダイの上に直接貼り合わせるハイブリッドボンディングを採用している。
TSMCはこのプロセスを2025年にまず小型のプラガブルモジュール向けに立ち上げ、2026年にはCoWoSという先端パッケージング技術と組み合わせたCPO向け量産へ拡大する計画を示している。電子回路には6ナノメートル世代のプロセスを、光回路には成熟した65ナノメートルのSOI(絶縁体上シリコン)プロセスを使い分けており、最先端の微細化と光の伝送に適した成熟プロセスを1つのパッケージの中で組み合わせる点に特徴がある。
CPOを推進する企業はNVIDIAのほかにも存在する。Broadcomは同じTSMCのCOUPEプロセスを使い、2025年10月に発表したTomahawk 6(開発コード名Davisson)という102.4テラビット毎秒のCPOイーサネットスイッチを、すでに出荷している。NVIDIAとBroadcomはともにイーサネット向けCPOスイッチで100テラビット毎秒を超える帯域を実現しており、シリコンフォトニクスへの投資はNVIDIA一社を超えて業界全体に広がっている。
実際の組み立てと供給網には複数の企業が関わっている。Foxconnがスイッチシステム全体の組み立てを担い、Lumentumがレーザーチップを供給し、SPILがウェーハレベルのパッケージングと検査を担う。日本からは住友電気工業が光部品の供給網に参加しており、国内企業にとってもCPO関連需要は無縁ではない。
2026年5月から7月にかけて、NVIDIAのSpectrum-X Ethernet Photonicsは主要顧客向けの生産を開始し、フル量産の段階に入ったと報じられている。CoreWeave、Lambda、Oracleといったクラウド事業者が初期の採用企業として名前が挙がっており、スイッチ1チップあたりの帯域幅は前世代の51.2テラビット毎秒から102.4テラビット毎秒に倍増した。研究段階の技術が量産規模に達したことは、シリコンフォトニクス業界にとって節目の出来事だという評価がある。
Quantum-XとSpectrum-Xは何を解決するのか
NVIDIAのCPO製品は、用途に応じて2つの系列に分かれる。InfiniBand(HPC分野で広く使われる高速ネットワーク規格)向けのQuantum-X Photonicsは、144のポートでそれぞれ800ギガビット毎秒を処理し、合計115テラビット毎秒のスイッチング容量を持つ。発熱の大きい光エンジンを冷やすため液冷設計を採用しており、HPCや大規模AIクラスタでInfiniBandを使う顧客を主な対象にしている。
Ethernet向けのSpectrum-X Photonicsには2つのモデルがある。SN6810は128ポート×800ギガビット毎秒で合計102.4テラビット毎秒、上位のSN6800は512ポート×800ギガビット毎秒で合計409.6テラビット毎秒に達する。イーサネットは汎用データセンターで広く使われてきた規格であり、この系列はInfiniBandほど専用性の高くないAI工場やクラウド事業者に向く。
Vera Rubin世代のプラットフォームでは、このSpectrum-X Ethernet Photonicsがラックとラックの間、さらにラック群全体をまたぐ通信を担う。これらの製品はすべて「スケールアウト」、つまりスイッチとスイッチ、ラックとラックをつなぐ接続を光化するものだ。GPUとGPUを直接つなぐ「スケールアップ」の接続は、Vera Rubin世代では第6世代のNVLink Switchが担っており、まだ銅配線のままである。
スケールアップという次の壁、Feynman世代への布石
NVIDIAのロードマップでは、2027年後半に投入が見込まれるRubin Ultraでも、スケールアウト側でCPOの適用範囲を広げる方向が示されている。ただし業界の分析では、年間数千万個規模のCPOエンドポイントを供給できるだけの製造能力が、サプライチェーン側にまだ整っていないという見方もある。量産の主戦場は当面、スイッチ側のスケールアウトにとどまるとみられる。
スケールアップの光化が視野に入るのは、2028年に投入が見込まれる次々世代のFeynmanからだと、業界では見られている。この世代ではNVLink(GPU同士を直接つなぐNVIDIA独自の高速接続規格)のスイッチそのものにCPOを組み込み、ラックとラックをまたぐスケールアップ接続を光化して、複数ラックを束ねた巨大な構成を可能にする計画だという。ただしラックの中でGPU同士を直接つなぐ配線を銅のままにするか光化するかは、NVIDIAのネットワーク部門幹部が2026年4月時点で「設計はまだこれから決める」と説明しており、未確定のままだ。
この変化は、離れたオフィスのフロア同士をつなぐ配線を光ファイバーに置き換えた後も、同じフロアの机と机の間はまだ声でやり取りしている状態に近い。フロア間にあたるラック間の光化が先に進み、机と机の間にあたるGPU間の光化は後から追いつく形になる。ただしこの例えは距離感を伝えるためのものであり、実際のNVLinkは音声よりはるかに高速な電気信号でGPU同士を結んでいる。
CPOがスケールアウトからスケールアップへ広がるかどうかは、TSMCとFoxconn、Lumentumといった供給網が数千万個単位のCPOエンドポイントを安定して生産できるかにかかっている。2026年のSpectrum-X量産はその最初の実績づくりに過ぎず、2028年のFeynman世代でラックをまたぐ接続の先、ラックの中まで光が届くかどうかが、AI工場の次の規模拡大を左右する分水嶺になる。