SK hynixは、HBMの外側へ光の経路を延ばそうとしている。プロセッサと光トランシーバーを同一パッケージに収めるco-packaged optics（CPO）を、ラック・ポッド間の接続から将来の共有メモリプールへ伸ばす設計である。同社のSeunghoon Hongら12人によるレビュー論文は、2026年8月19日にNature Electronicsへ掲載された。AI計算を束ねるほど、メモリの近くで解いた帯域問題が、システム間のデータ移動へどう移るかが設計を左右する。
HBMの外側に現れた帯域の壁
SK hynixは、計算スループットが典型的に2年で3倍になる一方、インターコネクト帯域は同じ期間に約1.4倍しか伸びないとしている。アクセラレーターのそばに積層するHBMは、パッケージ内でメモリへ届く帯域を広げる。しかし大規模AIでは、多数のGPUとHBMをラックやポッドに束ねるため、離れた計算資源とのデータ移動が次の制約になる。
今回の論文は、そこで使う光接続をレビューしたものだ。『Nature Electronics』上の掲載種別はReview Articleであり、新しいCPO製品や試作チップの発表ではない。論文は受理日が7月8日、掲載先はvolume 9の853〜867ページで、査読情報も公開されている。
SK hynixの従来の説明は、HBM4の先端ロジック・ベースダイ、顧客仕様に合わせるcustom HBM、HBF、3D Stacked DRAM on Logicなど、メモリとロジックを近づける技術に軸足を置いていた。CPOロードマップはその範囲をチップ内・パッケージ内からラック、ポッド、さらに共有メモリまで広げる。単体の部品仕様を示しても、AIシステム全体の帯域は説明しきれなくなる。
電気区間を縮め、残りを光で運ぶ
CPOでは、プロセッサと光トランシーバー（TRx）を同じパッケージに置く。従来はSoCと離れたフォトニックエンジンをPCB上の銅配線で結んでいたが、CPOはTRxをSoC近傍のインターポーザーに載せ、高速な電気信号が走る距離を短くする。残る長い区間を光で運ぶ考え方である。
銅線が消えるわけではない。SK hynix自身も短距離では銅の費用対効果が高いと説明する一方、高速化して距離が伸びると、補償回路、消費電力、遅延の負担が増すとみる。CPOは、電気配線を最短に寄せることで、その負担が大きくなる場所を変えようとする技術だ。
同社が次世代AI基盤の設計目標として掲げるのは、ノード当たり100 Tb/s超、1 bit当たり1 pJ未満、チップ間遅延10 ns未満である。ただし、いずれもロードマップ上の目標値であり、SK hynix製品で達成済みの実測値でも、顧客環境でのベンチマークでもない。TRx、パッケージ、メモリを組み合わせた実装が示されるまで、3指標を製品間の比較には使えない。
2Dから3Dへ、最後はメモリまで光を通す
技術ロードマップは、2D実装、2.5Dインターポーザー型、3D異種統合へ進む。集積の度合いを上げながら、プロセッサの近くへ光の部品を寄せていく順序である。パッケージ内の配置を変え、電気区間と光区間をどこで分けるかも、システム側の帯域要求に合わせて決めることになる。
長期構想では、フォトニックインターポーザーがXPUプールとメモリプールを結ぶ。複数のAIアクセラレーターが大容量メモリプールを共有する場面まで、光接続の対象を広げる案だ。これは実装済みの構成ではない。実装時期と規格は公表されておらず、製造主体や対応プロセッサ、容量も示されていない。
HBMはアクセラレーターのパッケージ内で帯域を増やし、CPOはその外側でデータを運ぶ。論文は両者を同じロードマップに置くことで、メモリ容量と帯域、パッケージ、ラック間接続を横断し、どこで電力と遅延を使うかを一つの設計条件として扱うよう求めている。
ロードマップと量産の間に残るもの
『Nature Electronics』の公開抄録は、熱管理、製造性、標準化を主要な課題に挙げる。SK hynixの公式解説でも、研究チームは低消費電力フォトニックデバイス、コヒーレンスプロトコル、システム信頼性を未解決課題としている。光を近くへ置くほど、信号品質と電力の利点を、発熱や組み立ての難しさと同時に扱わなければならない。
量産には歩留まり、コスト、冷却、供給網も関わる。TrendForceは大規模商用化の制約として、製造歩留まり、保守性、光ファイバーコネクターの標準化、InPレーザーの供給を挙げる。特に光部品をパッケージに近づける設計では、故障時にどう保守するかと、部材を継続して調達できるかが、通信性能とは別の条件になる。
市場規模の数字も、技術の達成を意味しない。TrendForceはCPOとNPOを合わせた市場が2025年の約100 million US dollarsから2030年に39 billion US dollars超へ拡大すると予測するが、CPO単独の見通しでもSK hynixの売上予測でもない。同社の論文から量産開始や顧客採用を読み取ることはできない。
CPOが銅配線を全面的に置き換える見通しも、公表されていない。短距離の銅は費用対効果を保ち、TrendForceもLPO、NPO、CPOが併存するとみる。どの接続を光化するかは、帯域の数字だけで決まらず、保守の方法と部材の供給条件で変わる。
メモリ会社はどこまでシステムへ入るのか
SK hynixは4月23日の公式記事で、標準HBMの供給からcustom HBMへ広げ、HBM4ではTSMCの先端ロジックをベースダイに採用する方針を説明していた。HBFと3D Stacked DRAM on Logicもそこに含めた。メモリとロジックを結ぶ範囲を深くする方針は、すでに公表していた。
CPO論文は、その接続先を光コンピュート接続まで伸ばす。SK hynixにとっては、メモリ単体を供給する立場から、顧客のAIシステムを共同設計する技術パートナーへ役割を広げる既存方針の延長に当たる。ただし論文の共著にはヴァージニア大学、延世大学、イリノイ大学アーバナ・シャンペーン校、南洋理工大学、MITなども参加し、NatureのページはHongがSK hynix社員であることを競合利益として開示している。
次の発表で確かめるべきなのは、ロードマップを支える実装主体と採用者、規格の合意、そして100 Tb/s超、1 pJ/bit未満、10 ns未満をどの構成で実測したかである。そこまで公表されて初めて、光をメモリまで通す構想が研究の地図からAI基盤の選択肢へ移る。
