パネルレベルパッケージング

パネルレベルパッケージング（PLP）は、半導体の後工程（パッケージング）において、300mmシリコンウェハーよりも面積の大きい四角い基板（パネル）を使用する技術である。一度に処理できるチップの数が大幅に増えるため、生産効率の向上とコスト削減が可能になる。特にAI半導体のような巨大なチップを統合する際に、円形ウェハーで生じる面積の無駄を排除できる利点がある。液晶パネル製造技術の応用が期待されている。