HBM3

HBM3は、複数のDRAMダイを垂直に積層し、シリコン貫通電極（TSV）で最短経路を確保することで高い帯域幅を実現する第4世代の高帯域幅メモリ（High Bandwidth Memory）規格である。GPUなど演算集約型プロセッサのパッケージ内に直結して用いられ、AIアクセラレータの学習・推論性能を支える主要部品として位置付けられている。JEDECにより標準化され、NVIDIAやAMDの主力AI向けGPUのVRAMとして広く採用されてきた。

概要

HBM3は、従来のグラフィックスメモリと比べて帯域幅を大幅に高めつつ、消費電力とチップ面積の効率化を両立させる規格として設計された。DRAMダイを積層するTSV技術を用い、シリコンインターポーザを介してGPUと同一パッケージ内に配置することでデータ転送距離を短縮し、高速化を図る点が特徴である。

沿革

HBMはJEDECによって第1世代から順に規格化されてきた技術であり、HBM3はその第4世代に位置する。生成AIブームの拡大に伴い、HBM3はNVIDIAの主要なAI向けGPUなどに搭載され、AIモデルの学習・推論処理を支える中核部品として存在感を高めてきた。その後、業界は帯域幅と容量をさらに拡大した第5世代のHBM3E、第6世代のHBM4へと開発を進めている。

技術的位置づけ

AI半導体の性能は、演算コアの処理能力だけでなくメモリ帯域幅にも大きく制約される。HBM3はGPUと同一パッケージ内に配置されることで、外部に配置される従来型メモリよりも高速なデータ供給を実現し、大規模言語モデルの学習で必要となる膨大なパラメータの読み書きを支えている。この特性から、HBM3以降の世代は単なる周辺部品ではなく、AIチップ全体の性能を左右する戦略的コンポーネントとして半導体各社の開発競争の焦点となっている。

主要な動向

2026年6月に伝えられた米国半導体工業会（SIA）のデータによれば、2025年の世界半導体売上高は前年比25.6%増の7,917億ドルに達し、AI関連需要がその成長を牽引した。この過程でHBM3を含む高帯域幅メモリは、GPUとともにAI半導体供給網の中核部品として需給の焦点となった。2026年6月には、AIブームによる需要集中がCPUの供給にも波及し、Intel・AMD製CPUが中国市場で半年待ちとなる事態が報じられたが、その背景としてGPUおよびHBMへの投資集中が指摘されている。一方、メモリ業界はHBM3の後継世代への移行を急速に進めており、同じく2026年6月には、Samsung ElectronicsがHBM4の最終品質テストを通過し、NVIDIAおよびAMD向けに2月から正式出荷を開始したことが報じられた。さらに2026年4月には、SK hynixが現行製品比で30倍の性能を目指す次世代HBMの開発に着手していることが明らかになっており、HBM3はすでに量産の主力世代から次世代規格へのバトンタッチが進む過渡期に位置づけられている。