SRAM

SRAM（Static Random Access Memory）は、フリップフロップ回路を用いてデータを保持する高速な半導体メモリである。リフレッシュ動作を必要とするDRAMとは異なり、電源が供給されている限りデータを保持し続ける静的な記憶方式を特徴とする。動作速度が非常に高い一方でセル面積が大きくコストも高いため、大容量メモリではなくCPUのキャッシュメモリなど限定的な用途に用いられる。

概要

SRAMは一般に6個のトランジスタで1ビットを構成するセル構造を持ち、読み書きにクロック単位でのアクセスが可能なほど高速に動作する。DRAMのようなキャパシタへの電荷蓄積とリフレッシュ機構を持たないため、回路構成が単純である一方、セルあたりの占有面積が大きく、ビットコストが高くなる。この特性から、SRAMは大容量ストレージ用途には向かず、プロセッサに近接して配置される小容量・高速アクセス領域に適している。

技術的位置づけ

現代のCPUやSoCでは、L1・L2・L3といった階層的キャッシュメモリの多くがSRAMで構成されている。プロセッサコアとの物理的距離が近く、DRAMやHBMのような外部メモリへのアクセスに比べてレイテンシが極めて小さいため、演算性能を引き出す上で欠かせない役割を担う。半導体プロセスの微細化が進むにつれ、SRAMセルの縮小ペースはロジックトランジスタに比べて鈍化する傾向があり、チップ面積に占めるSRAMの比率が課題として指摘されることも多い。こうした背景から、IBMが発表したナノスタックのような3次元積層技術や、シリコン・モノリシック3D構造といった新たな集積手法が、SRAMを含むメモリ階層全体の効率化に寄与する技術として注目されている。

主要な動向

近年、大規模言語モデルの推論コスト削減を目的として、SRAMを主体としたメモリアーキテクチャを採用するAI推論チップの開発が活発化している。2026年6月には、AnthropicがDRAMを用いない推論チップの開発を進める英国スタートアップFractileとの交渉を開始したことが明らかになった。Fractileが提案するMemory Compute Fusionアーキテクチャは、プロセッサとメモリ間のデータ転送をボトルネックとするDRAM依存構成を排し、チップ内に大量のSRAMを配置することで演算ユニットとメモリを密結合させ、既存のGPU構成に比べて大幅な速度向上とコスト削減を目指すものである。この動きは、DRAMのアクセス遅延が推論性能とコストの双方に影響を及ぼすという課題に対し、SRAMの高速性を最大限に活用する設計思想が改めて評価されていることを示している。同時期には、Appleが発表した「AFM 3」のように、限られたメモリ資源の中で必要な知識のみを動的に展開する手法も報告されており、メモリ階層全体の使い方を見直す動きがAI業界全体で広がっている。こうした潮流の中で、SRAMは単なるキャッシュメモリの構成要素という位置づけを超え、AI推論チップの性能とコスト構造を左右する中核的な設計要素として再評価されつつある。