AI向け半導体の開発競争が激化する中、パッケージング工程が業界全体の深刻なボトルネックとなっている。世界的なAIブームを牽引するNVIDIAやAMDのAIアクセラレータは、GPUやカスタムシリコンなどの論理回路と、大容量データを高速に転送する高帯域幅メモリ（HBM）を同一パッケージ内に統合する必要がある。この高度な統合を実現するのが2.5Dパッケージング技術だが、現在その供給網は台湾TSMCの「CoWoS（Chip-on-Wafer-on-Substrate）」技術が事実上独占している状態にある。
NVIDIA単独で世界のCoWoS生産能力の約60%を占有し、BroadcomとAMDがさらに26%を消費しているとの試算がある。結果として、カスタムASICを開発する企業や新興のAIチップメーカーが利用できる製造ラインは著しく制限されている。TSMC自身もCoWoSの生産能力拡張を急ピッチで進めているが、専用の製造装置のリードタイムが長く、急増する需要に供給が追いつかない構造的な需給逼迫が少なくとも数年は続くと予測されている。HBM市場で圧倒的なシェアを持つ韓国SK hynixにとって、自社の高性能メモリを最終的なAIアクセラレータへと組み込むためのパッケージング工程がTSMCに極度に依存している状況は、長期的な安定供給の観点から構造的なリスクとなっている。
韓国のIT系メディアZDNet Koreaなどの報道によると、SK hynixはIntelの2.5Dパッケージング技術「EMIB（Embedded Multi-die Interconnect Bridge）」の導入に向けた研究開発を本格化させているという。具体的には、IntelからEMIBを組み込んだ基板の供給を受け、自社のHBMとロジック半導体を統合するテストを進めている。さらに、将来的な量産を見据え、関連する素材や部品の調達網についても検討を開始したとされている。
SK hynix自体は直接的な2.5Dパッケージングの量産を行っていないが、将来のHBM（HBM4など）を開発するにあたり、EMIBの構造や特性を深く理解することは重要である。EMIB向けに最適化されたHBMを設計することで、最終的なAIアクセラレータの歩留まりや安定性を向上させることが可能になるからだ。特に次世代のHBM4では、従来のハイブリッドボンディングによる垂直方向の積層だけでなく、ロジックダイとの水平方向での超広帯域接続がこれまで以上に高度化するため、パッケージング技術とのすり合わせが製品の最終性能を決定づける要因となる。
Intel EMIBの技術的優位性とCoWoSとのアーキテクチャの違い
Intelが2017年に発表したEMIBは、TSMCのCoWoSとは根本的に異なるアプローチでチップ間の広帯域接続を実現する技術である。CoWoSが複数のチップの下に広大なシリコンインターポーザ（基板）を配置し、その上で配線を行うのに対し、EMIBは接続が必要なチップ間の境界部分の基板内部にのみ、ごく小さなシリコンブリッジを埋め込む構造を採る。
このアーキテクチャの違いは、製造上の明確な利点を生み出す。巨大なシリコンインターポーザを使用しないため、部材コストを大幅に削減できる。現在、最先端のAIアクセラレータはシリコンの製造限界（レチクルリミット、約830平方ミリメートル）を超える規模に肥大化しており、それに伴いインターポーザも巨大化の一途を辿っている。巨大なインターポーザは製造工程での欠陥率を高める原因となるが、EMIBの局所的なブリッジ構造はこの問題を回避できる。また、異なる熱膨張係数（CTE）を持つ材料間の不整合による基板の反り（反発）リスクが低減され、長期的な信頼性が向上する。製造歩留まりに関しても、インターポーザの大型化に伴う欠陥率の上昇を回避できる。アナリストの報告によれば、2026年4月時点におけるIntelのEMIB基板の歩留まりは最大90%に達しており、量産技術として十分な競争力を獲得している。
一方で、技術的なトレードオフも存在する。調査会社TrendForceの分析によると、EMIBは局所的なシリコンブリッジを使用するため、広大なインターポーザを使用するCoWoSと比較して、配線密度や帯域幅の面で制約を受ける。データ転送距離が長くなり、レイテンシ（遅延）がわずかに増加する傾向がある。そのため、極限の帯域幅と超低遅延を要求する最高峰の汎用GPUよりも、用途が特定されコスト効率が重視されるカスタムASIC（特定用途向け集積回路）での採用に適していると評価されている。
この制約を克服するため、Intelは次世代規格「EMIB-T」の開発も進めている。これには、シリコン貫通電極（TSV）をブリッジに統合する技術が含まれる。次世代メモリのHBM4は、従来よりもはるかに広い2048ビットのインターフェースを要求し、これまで以上に微細なピッチでの接続が必要となる。EMIB-Tは、ブリッジ内に垂直方向のTSV配線を組み込むことで、水平方向のスケーリングと垂直方向の3D統合を同時に実現し、HBM4の厳格な帯域幅要件を満たしながら、チップレット構造の拡張性をさらに高める狙いがある。
ハイパースケーラーの脱TSMC依存とIntel Foundryの台頭
TSMCのCoWoS供給不足が長期化する中、大手テクノロジー企業（ハイパースケーラー）は代替手段の確保に奔走している。この動きは、ファウンドリ事業の再建を急ぐIntelにとって大きな追い風となっている。
韓国紙の報道や業界アナリストの分析によると、GoogleやMetaといった巨大IT企業が、自社のカスタムAIチップの製造にIntelのEMIBを採用する方針を固めつつある。Googleは、2027年後半に投入予定の次世代AIプロセッサ「Tensor Processing Unit (TPU) v8e」においてEMIBの採用を実質的に決定したとされている。Metaも、自社のAI学習・推論用アクセラレータ「MTIA」の次世代モデルでEMIBの利用を検討している。さらに、通信・ネットワーク半導体大手のMarvellやMediaTekも、EMIBの導入に向けた評価を行っている。
これまで、多くの企業がTSMCのエコシステムに依存してAI半導体を開発してきた。しかし、特定企業への過度な依存がもたらす調達リスクが顕在化した現在、製造拠点の分散とパッケージング技術の多角化は経営上の優先課題となっている。Intelはチップ製造技術自体に加え、この高度なパッケージング能力を武器に、TSMCから顧客を奪取する戦略を展開している。
SK hynixの戦略的投資と米国内サプライチェーンの構築
SK hynixによるIntelとの協業模索は、同社が進める広範なサプライチェーン再構築戦略の一環に位置づけられる。同社はHBMの製造能力を拡大するだけでなく、米国内での製造およびパッケージング拠点への大規模な投資を行っている。
2025年12月、SK hynixは米インディアナ州ウェストラファイエットに39億ドル（約6,000億円）を投じて、AI向け半導体の次世代パッケージング施設の建設を発表した。この施設は2028年の稼働を目指しており、HBMを中心とした高度なパッケージングを行う予定である。韓国国内でも、清州（チョンジュ）に19兆ウォン（約2兆1,000億円）規模のパッケージングおよびテスト施設の建設を承認している。
これらの自社施設の整備を進めながら、IntelのEMIB技術を活用したパッケージング手法を確立することで、SK hynixは顧客に対して複数の製造経路を提案できるようになる。AI半導体の設計企業が、TSMCのCoWoSを利用するか、IntelのEMIBを利用するかに関わらず、自社のHBMを最適に供給できる体制の構築を狙っている。
業界全体への波及効果と今後の展望
AI半導体のパッケージング技術を巡る競争は、最終製品の性能向上だけでなく、ハードウェアの製造コストにも直接的な影響を与える。EMIBのような代替パッケージング技術が普及し、HBMを搭載したチップの製造コストが低下すれば、その恩恵は広範な産業に波及する。データセンター事業者によるAIインフラ投資の負担軽減はもちろん、並列処理性能を要求する暗号資産のマイニング事業者にとっても、電力効率やハードウェア導入コストの改善に直結する。特にプルーフ・オブ・ワーク（PoW）を採用するネットワークにおいては、ハードウェアの初期投資（CAPEX）と運用時の電力コストが収益性に直結するため、低コストかつ高効率な次世代GPUパッケージングの登場はマイニング産業の損益分岐点を大きく押し下げる要因となり得る。
また、IntelがEMIB技術による量産体制を確立し、GoogleやSK hynixといった主要プレイヤーを取り込むことに成功すれば、パッケージング市場におけるTSMCの価格支配力に圧力がかかる。現在、TSMCはCoWoSの高い需要を背景に強気な価格設定を維持しているが、Intel Foundryという強力な競合が安定した歩留まりで量産実績を積めば、ファブレス企業側にとって有力な価格交渉のカードとなる。これは、AI半導体業界全体における製造コストの適正化を促進する要因となる。
SK hynixとIntelの協業は初期段階のR&Dに関する報道にとどまっており、両社からの正式な確認は出されていない。しかし、TSMCの生産能力不足が業界全体の深刻なボトルネックとなっている現状において、EMIBという代替経路の確立はAIチップサプライチェーンにおけるリスク分散の観点から極めて合理的な動きである。データセンター市場において生成AI向けの巨大な学習クラスターを構築するハイパースケーラーにとっても、単一のファウンドリに依存しない調達網の確保は死活問題である。高度なパッケージング技術が半導体の最終的な性能と供給量を左右する時代において、この提携の成否は次世代AIインフラの勢力図を大きく塗り替える可能性を秘めている。
