Intelは、電子部品技術会議（ECTC）において、その先進的なチップパッケージング技術であるEMIB（Embedded Multi-die Interconnect Bridge）の重要なアップグレード版「EMIB-T」の詳細を明らかにした。この新技術は、高帯域メモリ（HBM4）や次世代の汎用チップレットインターコネクトExpress（UCIe）といった、今後の高性能コンピューティングを支える上で不可欠な要素となると見られている。単なる技術改良に留まらず、半導体業界の未来を大きく左右する可能性を秘めたEMIB-Tは、AI時代におけるIntelのリーダーシップを決定づける戦略の中核を担う存在だと言えるだろう。
AI時代の要請に応えるIntelの切り札「EMIB-T」とは
「ムーアの法則は限界なのか？」そんな声が半導体業界の内外から聞こえて久しい。しかし、技術革新の灯は決して消えてはいない。むしろ、その進歩は次元を変え、新たな地平を切り拓こうとしている。その最前線に立つ一つが、Intelが発表した次世代パッケージング技術「EMIB-T（Embedded Multi-die Interconnect Bridge with Through-Silicon Vias）」である。これは単なる既存技術の延長線上にあるものではなく、AI（人工知能）やHPC（高性能コンピューティング）が求める途方もない性能要求に応えるための、Intelの戦略的な一手と言えるだろう。
ECTCでの発表とIntel Foundry Direct Connectでの初出
このEMIB-Tが技術的な詳細と共に改めて脚光を浴びたのは、今週開催された電子部品技術会議（ECTC：Electronic Components Technology Conference）でのことだ。 実は、その存在自体は2025年2月に開催された「Intel Foundry Direct Connect 2025」イベントで初めて示唆されており、業界関係者の間では既に期待が高まっていた技術でもある。 今回のECTCでは、Intelのフェローであり、基板パッケージング開発担当副社長を務めるRahul Manepalli博士らが、その技術的メリットや将来像をより具体的に明らかにした形だ。 同氏へのインタビューからは、Intelのこの技術にかける並々ならぬ意気込みが伝わってくる。
EMIB-Tの核心技術：TSVとMIMキャパシタがもたらす革新
では、EMIB-Tとは具体的にどのような技術なのだろうか。その核心は、Intelが既に実績を積んできた「EMIB」技術に、「TSV（Through-Silicon Vias：シリコン貫通ビア）」と「MIM（Metal-Insulator-Metal）キャパシタ」という二つの重要な要素を巧みに統合した点にある。
従来のEMIBは、シリコンブリッジをパッケージ基板に埋め込み、チップレット間の高速通信を実現する優れた技術であった。しかし、特に消費電力が増大する高性能チップレットにおいては、電力供給経路がカンチレバー（片持ち梁）のような構造になるため、電圧降下が避けられないという課題を抱えていたとマネパリ博士は指摘する。 これは、どんなに高性能なエンジンを積んでいても、燃料供給ラインが細く不安定ではフルパワーを発揮できないレーシングカーに例えられるかもしれない。十分な電力を、必要な場所に、必要なタイミングで供給できなければ、チップレットはその真価を発揮できないのだ。
EMIB-Tは、この電力供給問題をTSVによって解決する。TSVは、文字通りシリコンを貫通する微細な電極であり、これを用いることでパッケージ基板の裏側からチップレットの接続部分へ、より直接的かつ低抵抗な電力供給経路を確保できるのだ。 これにより、チップレットは安定した電力供給を受け、その性能を最大限に発揮できるようになる。電圧降下が抑制されることで、より高いパフォーマンスと信頼性を両立できるというわけだ。
さらに、もう一つの重要な要素がMIMキャパシタである。チップレット間の通信速度が向上し、扱うデータ量が増大すると、電力供給の安定性だけでなく、信号そのものの品質（シグナルインテグリティ）も極めて重要になる。特に、電力線と信号線が近接して配線される場合、クロストークなどのノイズの影響は無視できない。EMIB-Tでは、この課題に対応するため、ブリッジ内に高電力性能を持つMIMキャパシタを集積している。 このキャパシタが、いわば“電力のバッファ”や“ノイズフィルター”として機能し、急峻な電圧変動を吸収・平滑化することで、クリーンな信号伝送を維持する役割を果たす。これにより、データエラーのリスクを低減し、高速通信の信頼性を高めることが期待される。
なぜ今EMIB-Tなのか？HBM4とUCIeへの対応が鍵
IntelがEMIB-Tのような先進的なパッケージング技術の開発を急ぐ背景には、HBM4（High Bandwidth Memory 4）やHBM4eといった次世代広帯域メモリ、そしてUCIe（Universal Chiplet Interconnect Express）というオープンなチップレット間インターフェース規格の登場が大きく関わっている。
特にHBM4/HBM4eは、1ピンあたり32Gb/sを超えるような驚異的なデータ転送速度が期待されており、AIモデルの学習や大規模なデータ処理において、その性能がシステム全体のボトルネックを解消する鍵となる。 しかし、これほどの高速データ転送を実現し、その性能を余すところなく引き出すためには、メモリチップレットとロジックチップレットを繋ぐインターフェース部分での電力供給と信号品位が極めて重要になる。まさに、EMIB-Tが解決しようとしている課題そのものだ。UCIeに関しても、標準化されたインターフェースを用いることで、異なるベンダーのチップレットを柔軟に組み合わせることが可能になるが、その際にも安定した接続基盤が不可欠となる。
EMIB-Tは、これらの次世代技術のポテンシャルを最大限に活かすための「縁の下の力持ち」であり、AIチップのさらなる進化を支える基盤技術として、極めて重要な役割を担っていると言えるだろう。Intelがこの技術に注力するのは、半導体業界の未来を見据えた必然の戦略なのかもしれない。
EMIB-Tが実現する驚異的な性能と将来展望
EMIB-Tは、単に既存技術を改良しただけのものではない。その先に見据えるのは、AIチップの性能を飛躍的に向上させる未来だ。具体的な性能目標やロードマップからは、Intelの野心的な計画が透けて見える。
データ転送速度32Gb/s超へ：HBM4/HBM4eのポテンシャルを解放
前述の通り、EMIB-Tの主要なターゲットの一つは、HBM4およびHBM4eといった次世代広帯域メモリへの対応である。 これらのメモリは、UCIe-Aインターコネクトを介して、1ピンあたり32Gb/s、あるいはそれ以上のデータ転送速度を目指している。 この膨大なデータ帯域幅を確実にチップレット間でやり取りするためには、EMIB-Tが提供する安定した電力供給と高い信号品位が不可欠となる。これにより、AIアクセラレータや高性能GPUは、メモリ帯域幅の制約から解放され、より大規模なモデルや複雑な演算を効率的に処理できるようになるだろう。
エネルギー効率と高密度実装の両立：0.25 pJ/bitを維持しつつバンプピッチ微細化
驚くべきは、これほどの性能向上を目指しながらも、エネルギー効率を犠牲にしていない点だ。Intelによると、最初のEMIB-Tパッケージは、現行のEMIB技術と同等の約0.25ピコジュール/ビット（pJ/bit）という優れたエネルギー効率を維持する見込みだという。 これは、データセンターなどで大量のチップを運用する際に、消費電力と運用コストを抑制する上で非常に重要な要素となる。
さらに、EMIB-Tはより高い相互接続密度も実現する。Intelは、現在標準的な45マイクロメートル（μm）のバンプピッチ（チップレット接続端子の間隔）をさらに微細化する計画で、Tom’s Hardwareの報道によれば、将来的には35μm、さらには25μmピッチの開発も進められているという。 バンプピッチの微細化は、限られた面積により多くの接続を配置できることを意味し、チップレット間の帯域幅向上や、より複雑なチップレット構成の実現に貢献する。
パッケージサイズの巨大化と集積度の飛躍的向上
EMIB-Tは、チップレットを高密度に接続するだけでなく、パッケージ全体のサイズを大幅に拡大することも可能にする。Intelは、2026年には120mm x 120mmという、現在のシングルレチクル（半導体製造における露光単位領域）の約8倍にもなる巨大なパッケージの生産を開始する計画だ。 このサイズの基板上には、最大12スタックものHBMと複数のコンピュートチップレットを、20を超えるEMIBブリッジで接続することが可能になるという。
さらに野心的なのは2028年までの計画で、パッケージサイズは120mm x 180mmにまで拡大され、24スタックを超えるHBM、8つのコンピュートチップレット、そして38以上のEMIBブリッジを搭載できるようになる見込みだ。 これほどの規模の集積が実現すれば、まさにスーパーコンピュータに匹敵するような処理能力を、単一のパッケージで実現できる日が来るかもしれない。
ガラス基板への対応も見据えた戦略
Intelは、EMIB-Tが従来の有機基板だけでなく、将来の重要な戦略と位置づけるガラス基板とも互換性があることを明らかにしている。 ガラス基板は、有機基板に比べて寸法安定性や電気特性に優れており、より微細な配線や高周波特性が求められる将来の超大規模パッケージにおいて、その利点が活きると期待されている。EMIB-Tがガラス基板にも対応できることは、Intelの長期的なパッケージング戦略における柔軟性と将来性を示唆していると言えるだろう。
Intelの包括的なパッケージング戦略：EMIB-Tを支える周辺技術
EMIB-Tという核心技術の他にも、IntelはECTCでパッケージング全体の性能と信頼性を向上させるための重要な技術を発表している。これらはEMIB-Tの効果を最大限に引き出すための、いわば脇を固める力強いサポーターたちだ。
冷却性能の向上：分離型ヒートスプレッダとマイクロチャネル技術
チップの高集積化と高性能化は、必然的に発熱量の増大という課題をもたらす。Intelはこれに対し、新しい分離型ヒートスプレッダ技術を提案している。 これは、従来のヒートスプレッダをフラットなプレートと補強材に分割することで、ヒートスプレッダとTIM（Thermal Interface Material：ダイとヒートスプレッダ間の熱伝導材）との密着性を向上させるものだ。 これにより、例えばはんだTIMを使用した場合のボイド（空隙）を約25%削減できるという。 ボイドの削減は熱抵抗の低減に繋がり、より効率的な排熱を可能にする。
さらに興味深いのは、IHS（Integrated Heat Spreader）に直接液体を流すマイクロチャネルを備えた冷却技術の可能性だ。 これは、Intelが以前のイベントで展示した、最大1000WものTDP（熱設計電力）に対応可能なパッケージレベルの直接液体冷却技術を彷彿とさせる。 EMIB-Tによって実現される超大規模パッケージの冷却には、こうした革新的な冷却ソリューションが不可欠となるだろう。
製造品質の向上：大型基板対応の新しい熱圧着プロセスと歩留まり改善
EMIB-Tが実現するような大型パッケージ基板の製造においては、ダイと基板の反り（warpage）が歩留まりを低下させる大きな要因となる。Intelは、この課題を克服するために、大型パッケージ基板に特化した新しい熱圧着（サーマルコンプレッションボンディング）プロセスを開発した。 この新技術は、接合プロセス中のパッケージ基板とダイの間の熱膨張差を最小限に抑えることで、反りを抑制し、歩留まりと信頼性を向上させるという。 これは、より大きなチップパッケージの量産を可能にするだけでなく、EMIB接続のさらなる微細ピッチ化にも貢献すると期待される。 まさに、高度なパッケージング技術を支える製造技術の進化と言えるだろう。
TSMC CoWoSとの比較：熾烈な技術開発競争
IntelがEMIB-Tのような先進的なパッケージング技術で攻勢をかける一方、競合であるTSMCもCoWoS（Chip on Wafer on Substrate）技術などで市場をリードしており、両社の技術開発競争はますます激化している。この分野での覇権争いは、今後の半導体業界全体の動向を左右する重要な要素であり、ユーザーにとっては技術革新による恩恵が期待できる一方で、メーカーにとっては予断を許さない状況が続くだろう。
Intel FoundryとEMIB-Tの戦略的意義：AI時代の覇権を握るか
EMIB-Tをはじめとする先進的なパッケージング技術は、Intel自身の製品競争力を高めるだけでなく、同社が注力するファウンドリサービス「Intel Foundry」にとっても極めて重要な戦略的意味を持つ。
外部顧客への提供：AWS、Ciscoなどの事例とIntel Foundryの収益化
Intel Foundryは、自社製品向けの製造だけでなく、外部企業にも最先端のプロセス技術やパッケージングソリューションを提供する。既にAWS（Amazon Web Services）やCiscoといった業界大手、さらには米国政府のRAMP-CやSHIPといったプロジェクトがIntelのパッケージング技術の顧客となっているようだ。 先進パッケージング技術は、最先端プロセスノードでのチップ製造に比べてリードタイムが短い傾向にあり、Intel Foundryにとって比較的早期の収益化に貢献する重要なサービスと位置づけられている。 EMIB-Tのような魅力的な技術は、さらに多くの顧客を惹きつける強力な武器となるだろう。
ヘテロジニアス集積の加速：多様なチップレット統合の実現
現代の高性能プロセッサは、CPU、GPU、AIアクセラレータ、メモリなど、様々な機能を持つチップレットを単一のパッケージ内に統合する「ヘテロジニアス集積」が主流となっている。EMIB-Tは、こうした異なる種類のチップレットを、あたかも一つの大きなチップであるかのように緊密に連携させることを可能にする。これにより、顧客はそれぞれの用途に最適化されたチップレットを柔軟に組み合わせ、特定のワークロードに対して最高の性能を発揮するカスタムチップを設計できるようになる。Intel Foundryは、EMIB-Tによって、このヘテロジニアス集積のトレンドをさらに加速させることを狙っていると考えられる。
1兆トランジスタ時代へのマイルストーンとしてのEMIB-T
Intelは、2030年までに単一パッケージ内に1兆個のトランジスタを集積するという壮大な目標を掲げている。 この目標達成のためには、トランジスタ自体の微細化だけでなく、EMIB-Tのような高度な2.5D/3Dパッケージング技術による集積度向上が不可欠だ。EMIB-Tは、その道のりにおける重要なマイルストーンの一つであり、Intelが目指す「システム・ファウンドリー」としての地位を確立するための鍵となる技術と言えるだろう。
まとめ：EMIB-Tは半導体の未来をどう変えるか – 専門家の視点
Intelが発表したEMIB-Tは、単なる技術的進歩に留まらず、AIを中心としたコンピューティングの未来を大きく左右する可能性を秘めた、極めて戦略的な一手であると筆者は考える。HBM4/HBM4eのような次世代メモリの性能を最大限に引き出し、UCIeによるオープンなエコシステムをサポートすることで、チップレットベースのヘテロジニアス集積は新たな次元へと進化するだろう。
もちろん、TSMCをはじめとする競合他社も同様の技術開発にしのぎを削っており、パッケージング技術における競争は今後ますます激化することが予想される。しかし、EMIB-Tが示す技術的な深さと、それを支える冷却技術や製造プロセスの革新、そしてガラス基板といった将来技術への布石は、Intelがこの分野で再びリーダーシップを発揮しようとする強い意志の表れと言えるのではないだろうか。
Source
