人類が量子コンピュータという究極の計算機を手にする上で、常に立ちはだかってきたのは「ノイズ」と「ばらつき」という双子の魔物である。超伝導回路やイオントラップといった先行する技術陣営が、巨大な冷却装置や複雑なレーザー光学系を構築してこの魔物を抑え込もうと苦闘するなか、フランス発のディープテックスタートアップ・C12は、全く異なる視点からこの戦局を覆そうとしている。彼らの武器は、髪の毛の10万分の1の太さしかない究極の1次元材料、カーボンナノチューブだ。
C12は、ナノチューブを微細なシリコンチップ上に直接「生やす」というこれまでの常識を捨て去り、別の場所で育てた無数のナノチューブの中から極上の個体だけを選び出し、ロボットアームでチップ上の狙った番地に精密に移植する特許技術「Pick & Place（ピック・アンド・プレイス）」を発表した。これは、自然の気まぐれな産物を工業的に統制された量子の舞台へと引き上げる痛快なパラダイムシフトにほかならない。本稿では、最新の学術論文で示された圧倒的なコヒーレンス時間の実証データとともに、2033年に向けて800論理量子ビットを目指す彼らの精緻なロードマップの全貌を紐解く。
完全無欠の一次元空間と「気まぐれな成長」のジレンマ
量子情報の最小単位である量子ビットは、外部からの極めて微小な熱や磁場の揺らぎに触れただけで、保持していた情報を瞬時に失ってしまう。この「デコヒーレンス」と呼ばれる現象を防ぐため、科学者たちは電子スピンを周囲の環境から隔離する「完璧なシェルター」を探し求めてきた。
そこで白羽の矢が立ったのが、炭素原子が網目状に結びつき、筒状に丸まったカーボンナノチューブ（以下、CNT）である。CNTは電子が移動できる経路が実質的に1次元に限られており、周囲の余計なノイズ要因と交わる余地が極めて少ない。さらに、同位体純化技術を用いて核スピンを持たない「炭素12（12C）」のみでチューブを構成すれば、周囲の原子核が発する微小な磁気ノイズ（核スピンノイズ）すら完全に排除できる。計算上、13Cの自然存在比（約11%）が引き起こす核スピンの揺らぎは、電子の首振り運動（歳差運動）を狂わせる大きな要因となるが、純化された炭素12の空間はまさに音響スタジオのような静寂を保つ。
しかし、理論上は完璧なこのシェルターも、ハードウェアへの実装段階で深い沼に陥っていた。従来の製造プロセスでは、シリコンチップ上で直接CNTを化学気相成長（CVD）させる手法がとられていた。微細な電極や回路が既に配置されたチップを高温の成長炉に放り込めば、熱によるダメージは避けられない。さらに致命的なことに、自然法則に従って成長するCNTは、長さも太さも、内部の欠陥の有無も一本ごとに異なってしまう。このナノスケールの微小な個体差が、電子スピンの振る舞いにばらつき（量子ビットの可変性）を生み出し、複数の量子ビットを一斉に制御するための周波数調整を極めて困難にしていた。
成長と組み立てを切り離す「Pick & Place」の鮮やかな解法
「パリほどの広大な平野に、たった一本の髪の毛を、指定された番地のミリ単位の精度で横たえる」
C12の技術者たちは、CNTをチップに配置する作業の難易度をこのように表現する。彼らが導き出した解決策は、半導体パッケージング技術から着想を得た「選別と移植」の徹底であった。それが特許取得済みのナノアセンブリ技術「Pick & Place」である。
彼らはまず、チップの製造ラインからCNTの「成長」プロセスを完全に切り離した。別の基板上で大量のCNTを成長させ、それらをロボットアームと専用のツールを用いて一つひとつ電気的にテスト（プレスクリーニング）する。欠陥がなく、量子ビットのホストとして完璧な特性を持つ「エリート」のCNTだけをピンセットで選び出し、あらかじめ配線が完了しているシリコンチップ上の正確な位置へと移植していくのである。
このアプローチの転換は、製造スループットに劇的な変化をもたらした。かつては1年という長い歳月を費やしてようやく50個のデバイスを組み立てていたが、プロセスが部分的に自動化された現在、C12は同じ50個のデバイスをわずか4週間で製造している。さらに、マルチ量子ビット構造のスケーリングに向けた強力な布石として、単一のHigh-Densityチップ上に17個もの量子デバイスを高密度に集積することに成功した。これは、ばらつきのない均質なCNTをオンデマンドで配置できるという、確固たる技術的裏付けに他ならない。
マイクロ波キャビティが捉えた1.3マイクロ秒の静寂
製造プロセスの進化は、量子ビットの物理的な性能（コヒーレンス時間）の飛躍的な向上という形で結実している。学術誌 Nature Communications （2025年）に掲載された論文では、C12と共同研究チームが到達した未知の領域が詳細に記録されている。
研究チームは、チップから物理的に切り離されて宙に浮いた状態（宙吊り）のCNT二重量子ドットを設計した。基板との接触を断つことで、表面の不純物が引き起こす電荷ノイズを極限まで遮断する狙いがある。さらに、CNTの両端に磁化の向きが異なる（非共線的な）強磁性体の電極を配置し、人工的なスピン軌道相互作用を誘起した。これにより、通常は電気的な信号と交わらない「見えない電子スピン」を、マイクロ波キャビティ内の光子と結合させることに成功したのである。
この精巧な回路に共鳴周波数 9.0987 GHz のマイクロ波パルスを撃ち込み、ラビ振動とラムゼー干渉法を用いた位相コントラストの測定を行った結果、位相緩和時間（T2*）は 1.27 ± 0.15 μs を記録した。この数値は、同等のマイクロ波キャビティ環境下に置かれたシリコンベースの量子ドットの実に10倍以上であり、これまでに報告されたカーボンベースの量子回路の記録（約10 ns）を2桁も塗り替える歴史的なマイルストーンである。
300ミリケルビンの熱的余裕がもたらすシステム拡張の現実味
C12のアーキテクチャが持つ構造的優位性は、微視的なノイズ耐性に留まらない。マクロなシステム構築の観点から見た最大の強みは、「動作温度」と「集積密度」の圧倒的なバランスにある。
| 指標 / アプローチ | C12 (カーボンナノチューブ) | 超伝導量子ビット | イオントラップ |
|---|---|---|---|
| 動作温度 | 約 300 mK（相対的に高温） | 約 15 mK（極低温） | 室温〜極低温 |
| 量子ビットの制御 | 電子の物理的移動が不要（高速ゲート） | 電子の移動不要 | イオンの物理的移動やシャトリングが必要 |
| ノイズ分離性 | 極めて高い（純化炭素12と浮遊構造） | 中程度（基板や界面の欠陥に敏感） | 非常に高い（真空中の単一原子） |
| ハードウェア規模 | 単一の希釈冷凍機で大規模集積が可能 | 量子ビット増に伴い巨大な冷凍機が複数必要 | 複雑なレーザー光学系と広大な空間が必要 |
| 製造の均一性 | Pick & Placeによる事前の電気的選別 | チップ上の直接リソグラフィに依存 | 自然の原子を使用（完璧な均一性） |
現在の超伝導量子コンピュータは、熱ノイズを抑え込むために絶対零度に近い約 15 mK という極低温環境を要求する。この温度域では冷却装置が熱を奪う能力（冷却能力）が極端に低いため、チップのすぐそばに制御用の電子回路を配置すると、そのわずかな発熱だけでシステム全体がダウンしてしまう。
対してC12のCNTデバイスは、約 300 mK という一桁高い温度で動作する。300 mK における冷却能力は 15 mK の世界とは桁違いであり、チップの近傍に大量のクライオエレクトロニクス（低温制御回路）を配置する余裕が生まれる。C12の試算によれば、1平方メートルあたり6,000量子ビットという極めて高い密度での配置が可能であり、将来的に10万個の物理量子ビットを稼働させる場合でも、高価で希少なヘリウム3を大量に消費する巨大な冷凍庫をいくつも並べる必要はない。数台のサーバーラックと単一の希釈冷凍機という、データセンターにすんなりと収まる現実的なフットプリントで運用できるのである。
仮想トンネルを塞ぎ、次なるノイズの防衛線へ
ハードウェアの基礎性能が証明された今、研究チームは残された微小なエラーの芽を摘み取る段階に入っている。今回観測されたエネルギー緩和時間（T1 = 1.12 μs）が理論上の限界よりも短い原因として特定されたのが「コトンネリング（cotunneling）」である。これは、量子ドット内に閉じ込められた電子が、隣接する電極との間を幽霊のように一瞬だけ仮想的にトンネルして元の場所に戻ってくる現象だ。この極めて短い往復の間に、電子が保持していたスピンの位相情報が外部の環境に漏れ出してしまう。
この物理的な障壁を打ち破るための鍵も、実は「Pick & Place」技術が握っている。ナノチューブを配置する際の自由度を活かし、電極との物理的な距離や接合部におけるエネルギー障壁をナノレベルで精密に再設計すれば、意図せぬ結合（Γlead）を弱め、コトンネリングの発生確率を劇的に押し下げることができる。
さらにC12は、ハードウェアの物理的な最適化と並行して、エコシステム全体を巻き込んだ「ソフトウェアによる防護壁」の構築を推し進めている。量子エラー訂正の専門企業である独QC Designの自動化ツール「Plaquette」を導入し、カーボンナノチューブ特有の微細なノイズの振る舞いに完全にチューニングされたエラー訂正コードの探索を開始した。物理レイヤーで極限までノイズを削ぎ落とし、どうしても残るエラーをソフトウェアの冗長性で刈り取る。この強固な二段構えのアプローチこそが、フォールトトレラント（誤り耐性）量子計算への最短経路を開く。
同時に、イスラエルのClassiqとの技術提携により、ソフトウェア開発者がCNTハードウェアの物理的な複雑さを意識することなく、直感的に量子アルゴリズムを設計できる環境が整えられた。これは、C12の技術が実験室における単なる物理的実証のフェーズを終え、産業界が実際に活用できるコンピューティング・プラットフォームへの変貌を遂げた明確なサインである。
2033年、10万物理量子ビットが描く巨艦の航路
材料科学の突破口と、製造インフラの確立、そして強固なソフトウェア・エコシステム。これらすべてのピースを揃えたC12は、2026年4月に業界の未来を見据えた野心的なロードマップを公開した。
彼らの計画は、2027年に登場する第一世代「Aïdôs（アイドス）」から幕を開ける。ここでは1,500の物理量子ビットを用いて、エラー訂正が施された1つの「論理量子ビット」を実証する。続いて2032年の「Styx（スティクス）」では、チプレットベースの3Dアーキテクチャによる複数のモジュール結合を導入し、8,500の物理量子ビットから128以上の論理量子ビットを生成する。
そして到達点となるのが、2033年の「Panopeia（パノペイア）」である。10万物理量子ビットを単一システム内で稼働させ、約800の論理量子ビットを構築する。この規模になれば、現在のスーパーコンピュータが数万年を要するような複雑な量子化学計算や、新材料のシミュレーションを現実的な時間内で解き明かす「量子アドバンテージ」の領域へと完全に突入する。
CNTスピン量子ビットは、数十〜数百ナノ秒という極めて高速なゲート操作が可能でありながら、電子を物理的に長距離移動させる（シャトリング）必要がない。仮想光子を介した量子バスによる長距離結合は、低遅延かつオール・トゥ・オール（全結合）の柔軟な接続性を実現する。
自然が生み出した1次元の炭素構造から、量子情報の要塞を築き上げる。C12がナノスケールの世界で繰り広げる「Pick & Place」の緻密な作業は、数年後の社会基盤を根本から書き換える巨大なうねりの、静かな始まりの音に他ならない。