中国のDRAMメーカーChangXin Memory Technologies（CXMT）は2026年9月20日、第5世代DRAM技術プラットフォーム「G5」の量産開始を発表した。G5を採用した24Gb LPDDR5Xも2製品が量産段階に入り、496ボールと245ボールのパッケージでスマートフォンや携帯機器向けを想定している。

今回の発表で重要なのは、単にLPDDR5Xの容量が増えたことではない。CXMTは自己整合型4重パターニング（SAQP）を用いてメモリーアレイの活性領域を微細化し、ウェハー当たりの総ダイ数を第4世代から最低50%増やしたと説明している。中国のDRAM微細化技術が、研究開発から実際の量産工程へ進んだことを示す発表といえる。

ただし、この「50%増」をそのまま供給能力の50%増加と解釈することはできない。CXMTの注記によると、比較対象は8Gb容量へ換算した、良品・不良品の選別前の総ダイ数である。歩留まりや実際に出荷できる良品数は公表されていない。G5の技術的な進歩と市場への影響を分けて評価するには、それぞれの数字が何を示しているのかを確認する必要がある。

AD

11.95nmは何を示す数字なのか

G5で目を引く11.95nmという数字は、チップ全体を表すプロセスノード名ではない。CXMTが示しているのは、メモリーアレイ内の活性領域における繰り返し間隔の半分、すなわちAAハーフピッチである。

CPUやロジック半導体で使われる「3nm」「2nm」と数字だけを並べても、測定対象が異なるため直接比較はできない。

この微細な周期構造を形成するために使われているのがSAQPである。一つの基準パターンの側面に薄膜を形成し、そのスペーサーを次のパターン形成に利用する工程を繰り返す。

名称にある「4重」は、同じ場所を単純に4回露光するという意味ではない。自己整合的なスペーサー形成を利用してパターン密度を高め、単一露光では形成しにくい微細な周期構造を実現する手法である。

G5を構成する3つの微細化指標

CXMTが示した11.95nm、45:1、6,762nmは、それぞれ異なる方向からDRAMの微細化を示す数字である。順に、平面方向のピッチ、キャパシタの縦横比、コア領域の高さを表している。

公表指標 対象 読み取れること まだ分からないこと
11.95nm メモリーアレイのAAハーフピッチ 平面方向で活性領域を高密度化した チップ全体のノード、競合製品との同条件比較
45:1 アレイキャパシタのアスペクト比 細く深いキャパシタ構造を形成した 電荷容量、保持時間、第4世代からの改善率
6,762nm コア領域の高さ HKMGを導入し、コア領域をこの高さに収めた 測定範囲の詳細、第4世代からの縮小率

DRAMは1ビットごとに電荷を蓄えるため、平面方向の寸法を縮めるだけでは高密度化できない。セル面積を小さくしながら必要な蓄積容量を維持するには、キャパシタを細く、より深く形成する必要がある。

45:1というアスペクト比は、この立体構造を形成する難しさを示す指標の一つだ。CXMTは工程変更と新材料によって実現したとしているが、キャパシタ容量やデータ保持時間の具体的な実測値は示していない。

同社はDRAM向けに高誘電率メタルゲート（HKMG）も導入し、コア領域の高さを6,762nmまで抑えたとしている。

さらに、設計、テープアウト、製造、歩留まり管理までを一体的に扱うデジタルツイン環境も構築したと説明する。DRAMの微細化は露光技術だけの問題ではなく、トランジスタ、キャパシタ、配線、そして量産管理までを同時に成立させる必要がある。

なお、これら3つの値は実製品から得られた測定値だが、CXMTは通常の測定誤差を含むと注記している。また、第4世代に対応する絶対値が示されていないため、45:1や6,762nmという数字だけから世代間の改善率を計算することはできない。

AD

「50%増」は供給能力が50%増えるという意味ではない

CXMTが今回公表した「50%増」には2種類ある。24Gb LPDDR5Xの1ダイ当たり容量と、8Gb換算でのウェハー当たり総ダイ数（gross DPW）である。

両者は比較対象が異なり、いずれも歩留まりや実際の良品ダイ数を示す数字ではない。

「50%増」の対象 比較基準 意味すること 意味しないこと
24Gb LPDDR5Xの1ダイ容量 前世代の同種製品 1ダイで扱えるビット数が50%増えた ウェハー当たりのチップ数、歩留まり、端末の搭載メモリー容量
G5の総ダイ数 第4世代、8Gb換算 同じ8Gb基準で比較した場合、ウェハー上に配置できる選別前ダイ数が最低50%増えた 歩留まり、良品ダイ数、実出荷量、月産能力

24Gbは24ギガビットであり、バイト換算では3GBに相当する。24GBのメモリーパッケージを意味するわけではない。端末へ24GBのメモリーを搭載する場合には、複数ダイや複数パッケージの構成が必要になる。

もう一つの「総ダイ数」は、微細化によってウェハーをどれだけ効率よく利用できるようになったかを見る指標である。

ただし、ウェハー上に配置できるダイ数が増えても、欠陥によって使用できない割合が増えれば、良品数は同じ割合では増えない。SAQPで追加される成膜やエッチング工程、製造時間、装置稼働率なども製造コストに影響する。

CXMTはG5によって電力効率とコスト競争力が向上するとしているが、今回公表された情報だけから具体的な原価低減率を算出することはできない。

また、総ダイ数が最低50%増えたという情報から、ダイ面積が正確に3分の2まで縮小したと逆算することも適切ではない。

ウェハー端部で利用できない領域、スクライブライン、ダイの配置方法や形状などが公表されていないためだ。

CXMTが示した8Gb換算値は、容量の異なる製品を同じ基準で比較するために正規化した数字であり、24Gb製品そのものの実際のダイ数を示しているわけではない。

G5の量産競争力を判断するために必要な指標

G5は、CXMTが11.95nmのAAハーフピッチと24Gb LPDDR5Xを実際の量産工程へ導入したという点で、明確な技術的前進である。

また、製造技術プラットフォームである「G5」と、製品のインターフェース規格であるLPDDR5XやLPDDR6は別の分類である。そのため、G5世代の代表製品がLPDDR5Xだからといって、DRAM製品として世代が古いことを意味するわけではない。

一方、CXMTが掲げる「世界最先端の量産DRAMに近づいた」という評価を客観的に判断するには、まだ情報が不足している。

競合各社と同じ定義で測定したピッチやダイ面積に加え、動作速度、消費電力、データ保持特性、欠陥密度などが示されていないためだ。

月間ウェハー投入枚数、歩留まり、実際の出荷量、採用顧客なども今回の発表では公表されていない。

次に重要になるのは、微細化した設計をどれだけ安定して良品として生産できるかである。

24Gb製品の顧客採用状況や量産ロットでの歩留まり、速度・消費電力の実測値、さらに複数四半期にわたる出荷規模が明らかになれば、8Gb換算で増えた総ダイ数が、実際のコスト低減や供給能力の向上につながったのかを評価できる。

G5の量産開始は、CXMTがDRAM微細化で新たな段階へ進んだことを示している。ただし、その技術が競合各社と比べてどの程度の量産競争力を持つのかを判断するには、歩留まりや性能、実出荷に関する追加データが必要である。