半導体の微細化競争では、最も新しい露光装置を最も早く使った企業が先頭に立つように見える。ところが、1台最大4億ドルと報じられるASMLのHigh-NA EUVでは、TSMCとSamsungが研究評価を続けながら量産採用を先へ送り、プロセス技術の主導権回復を目指すIntelが18A製品の一部で先に使い始めた。逆転の理由は、解像度の優劣よりも、既存工程を捨てる費用と量産データを早く得る価値の差にある。装置1台の価格では見えない「良品ウェハー当たりの経済性」から、3社の判断を読み解く。
「導入」は搬入、限定量産、全面設計の三段階
ASMLはHigh-NA EUVの顧客導入を三段階に分けている。第1段階はEXE:5000を研究開発施設へ置く評価、第2段階は2026～2027年に1～2層で量産準備度を確かめる運用、第3段階は最先端ノードの重要層へ設計段階から組み込み、量産する状態だ。装置を搬入した企業と、製品の量産工程で使う企業を同じ「導入済み」と数えると、各社の判断を見誤る。
第1段階では、レジストが狙った形を作れるか、マスクの欠陥を検査できるか、既存の計測装置で寸法や位置ずれを管理できるかを調べる。製品ウェハーを露光しても、販売するチップの標準工程に採用したとは限らない。第2段階に進むと、長時間運転時の稼働率、保守、ロット間の再現性、前後工程との接続が問われる。第3段階では設計規則とマスク構成までHigh-NAを前提に最適化するため、後戻りの費用が大きくなる。
TSMCとSamsungは第1段階の活動を公にしている。TSMCは年次報告でHigh-NAリソグラフィー技術の開発を記載し、Samsungも評価でサイクルタイムを短縮した事例がASMLから紹介されている。両社が待っているのは研究開始ではなく、量産ノードをHigh-NA前提で設計する時期である。一方のIntel 18Aは、全工程を切り替えず、特定層を既存のNXEと二重認定する第2段階に近い。3社の位置は、購入した装置の新しさより、どこまで量産上の責任を負わせたかで比べる必要がある。
0.55 NAが減らす露光回数、増やす別の負担
High-NAの「NA」は投影光学系の開口数を指す。EUVの波長は従来機と同じ13.5nmだが、NAを0.33から0.55へ高めると、より細かな像をウェハー上に結べる。ASMLの公称解像度は従来NXEの13nmに対してEXEが8nm。単一露光で1.7倍小さい形状、理論上2.9倍の二次元密度を扱え、像のコントラストも40％高い。40％という数字は露光像の明暗差であり、チップの歩留まりが40％上がるという意味ではない。
微細な配線を従来機で作る場合、一つの層を複数のマスクへ分割する。露光と成膜・エッチングを重ね、さらに洗浄と計測を繰り返すマルチパターニングが必要になる。imecはA14/A10世代の最も密な配線層を想定した条件で、0.33 NAなら3～4枚のマスクを要する形状を、0.55 NAなら1回の露光で形成できると説明する。ASMLも顧客事例として、High-NAの1露光がLow-NAの3～4露光を置き換え、一部の重要層で最大100工程を10工程へ減らした例を挙げている。露光装置が高価でも、前後に並ぶ多数の工程を消せる層では総費用が下がり得る。
その代わり、0.55 NAの光学系には半フィールドという制約がある。従来機が一度に扱う最大26×33mm²に対し、EXEは26×16.5mm²で、ウェハーを覆う露光回数は増える。大きなAI向けチップでは二つの露光領域をつなぐスティッチングや、設計上の分割も必要になり得る。焦点深度と、確率的に生じる微小欠陥は量産原価を左右する。高NA用マスクやレジストに加え、検査・計測の成熟も同様である。
都市の道路に例えるなら、マルチパターニングが重なる層は渋滞する交差点であり、High-NAはそこを立体交差へ置き換える工事に近い。全道路を高架化せず、効果の大きい交差点から改修する方が投資を抑えられる。ただし半導体の層は、重ね合わせ精度とマスクに加え、エッチングや設計規則を介して前後の層と結び付く。道路の交差点ほど独立に交換できず、限定採用でも製品フロー全体の再認定が要る点で、この比喩は破綻する。
最大4億ドルより重い、完成ウェハー1枚の計算
ReutersはHigh-NA装置を1台最大約4億ドルと報じた。為替次第で動くものの、数百億円規模で、現行EUVのおよそ2倍とされる。ASMLは公開価格表を示していないため、4億ドルは定価ではなく報道値である。工場の比較対象は購入額をはるかに超える。装置の償却費へ、マスク・レジストなどの材料費と成膜・エッチング・洗浄の工程費を足す。検査の作業・設備や床面積、電力と仕掛かり在庫、欠陥で失うウェハーも含め、最終的に良品として売れる量で割る。
装置単体の速さも、そのまま製造ラインの速さにはならない。ASMLが示すEXE:5200Bの処理能力は毎時175枚、現行NXE:3800Eは毎時230枚で、スキャナー1台ならLow-NAが速い。ところが、ある層をNXEで3回露光し、そのたびに前後工程へ戻すなら、完成までの時間と必要装置は膨らむ。EXEの1回で置き換えられれば、毎時の枚数が少なくても、完成した層や良品ウェハーで測った生産性は逆転し得る。
| 費用の源泉 | Low-NAを延長する場合 | High-NAへ切り替える場合 |
|---|---|---|
| 露光と前後工程 | 多重露光ほどマスクと成膜・エッチング工程、計測が増える | 単一露光化できる層では工程を削減できる |
| 装置と運用 | 既存の装置群、保守、人材、レシピを再利用できる | 高額な新装置、半フィールド、立ち上げ時の低稼働率を負担する |
| 歩留まりと時間 | 工程追加ごとに欠陥機会と仕掛かり時間が増える | 工程は減るが、新材料と重ね合わせの学習が必要になる |
High-NAの累計処理枚数は2026年4月時点で50万枚を超え、可用性も80％超まで上がったとASMLは説明している。Samsungが一用途で得たサイクルタイム短縮は60％だった。いずれも量産可能性を示す一方、すべての層、製品、工場で同じ改善が得られる保証にはならない。密度が低く、Low-NAの1回露光で足りる層までHigh-NAへ移せば、装置費と半フィールドの不利が増える。採用層は「解像できるか」ではなく、「消せる工程の価値が切替費用を上回るか」で選ばれる。
既存EUVを延ばせるTSMCとSamsungの強さ
TSMCが2025年に出荷した12インチ換算ウェハーは1,500万枚、年産能力は1,700万枚を超え、7nm以降がウェハー売上高の74％を占めた。この規模では、既存のNXE装置群とマスク供給、工程レシピが巨大な生産システムを形作る。そこへ設計資産、保守部品と技術者の経験が結び付く。Low-NAのマルチパターニングで次のノードを成立させられる限り、その資産を使い切る価値は大きい。
TSMCの2026年ロードマップでは、N2Uが2028年、A12とA13が2029年に量産予定である。A13はA14から面積を6％縮めながら、設計規則の完全な後方互換性を掲げる。Reutersは、シンポジウムで示されたこれらの技術がHigh-NAを使わず、現行EUVを次の数世代まで活用する計画だと報じた。TSMCの公式資料自体は露光方式を明記しておらず、「A13まで不採用」と会社が公式宣言したわけではない。それでも、互換性を保った縮小と良好な歩留まりを実現できるなら、新しい露光系へ量産基盤を移す緊急性が下がる。
SamsungもHigh-NAの評価を進めている。ASMLは同社の成果を紹介しており、研究は止まっていない。一方、Samsung半導体研究所のPark Chang-min氏は2026年8月、2nmや1.4nmで量産適用したかったものの技術的な補完が必要で、1.4nmと1nmまでは0.33 NAのマルチパターニングが主流になり、A10以下からHigh-NAが必要になるとの見方を示した。「2030年頃」はZDNet Koreaが同社ロードマップに照らして示した観測で、Samsungの確約時期ではない。
Samsungは第1世代2nm GAAを量産し、第2世代2nmと1.4nmの開発を進めている。トランジスタ構造の立ち上げとHigh-NA周辺工程の立ち上げを同じ製品世代で重ねれば、不具合の原因を切り分けにくい。現行GAA工程の安定化を進めながらHigh-NAの研究データを蓄え、工程削減の便益が十分に大きい層から量産へ移す方が、制御できる変数は少ない。この説明はSamsungが延期理由として公表したものではなく、同社の技術者発言と量産計画から導ける経済的な解釈である。
TSMCとSamsungの待機は、High-NAが不要だという判断ではない。Low-NAの追加工程費がHigh-NAの切替費を上回る地点を、より細いノードへ置いている。既存技術を長く延ばせる企業ほど、新装置を急がずに済む。首位企業の慎重さは、微細化能力の不足よりも、使える選択肢の多さを映している。
Intelは装置より先に、学習時間を買っている
ASMLが2026年7月15日に確認したIntelの量産事例は、18A工程の全面移行ではない。対象はCore Ultra Series 3、開発名Panther Lakeの一部製品に含まれる特定レイヤーで、オレゴンの量産ラインにおいてHigh-NAのEXEと従来のNXEの双方で認定された。High-NA側の歩留まりはNXE側に一致し、対象製品は出荷済みだが、層名と層数、ウェハー比率とSKUは公表されていない。製品全体の歩留まりも非開示である。
二重認定には費用がかかる。それでも、供給の本線として成熟したNXEを残し、適したロットをHigh-NAへ流せるため、新装置の停止や工程ばらつきが製品供給全体へ及ぶ危険を抑えられる。同時に、試験ウェハーだけでは得にくい長期稼働と保守、ロット間変動を学べる。製品固有の欠陥や前後工程との相互作用も、量産データから見えやすくなる。ASMLも、18Aから得るデータを装置セットアップ、稼働率、量産実装方法の改善に使うと説明している。
Intelにとって、この学習は2028年に量産立ち上げを予定する14Aへの保険になる。imecのA14/A10世代の条件例では、最密配線層でLow-NAの3～4マスクをHigh-NAの単一露光へ置き換えられる可能性がある。18Aで対象層を絞って不具合を経験しておけば、14Aの設計規則を固める時点で、採用層と必要台数、予備能力を実測値から決めやすい。マスクとレジストの条件にも量産データを反映できる。18Aの限定投入は、現在の製造原価だけを最小化する投資ではなく、次のノードで失敗する確率を下げるための選択肢を買う投資と読める。
この時間価値は3社で等しくない。TSMCには実績あるLow-NA工程を延ばす選択肢があり、導入を待つ間も顧客製品を量産できる。Intelはプロセス技術の主導権とファウンドリー顧客の信頼を取り戻す途上にあり、実製品でHigh-NAを動かした経験そのものが14Aの立ち上げリスクと顧客説明の不確実性を減らす。高額装置の償却には十分なウェハー量が欠かせず、Intel自身も先端ノードの経済性には社内製品を超える量が必要だと開示している。早期採用は万能な逆転策ではなく、14Aで外部顧客量を得られる場合に価値が大きくなる賭けでもある。
採用時期を動かすのは三つの観測値
High-NAの採用ニュースでは、装置の搬入台数より三つの数字が判断材料になる。第一は、量産認定されたレイヤー数だ。ASMLが示す第2段階は1～2層での準備確認にすぎず、設計規則とマスク構成へ広く組み込む第3段階との間には距離がある。Intel 18Aの層数が非開示である以上、「18AがHigh-NAノードになった」とまでは言えない。
第二は、露光回数ではなく層を完成させる総工程数とサイクルタイムである。Low-NAの3～4露光がHigh-NAの1露光へ変わっても、追加の計測、欠陥修正、スティッチングが増えれば便益は縮む。Samsungの一用途で示された60％短縮が、複数製品と長期運転でも再現されるかが量産ROIを左右する。
第三は、実用線量での処理能力、可用性、良品歩留まりである。High-NAの可用性80％超は前進だが、巨大ファブでは停止時間が高額装置と後続工程を遊ばせる。EXEの毎時175枚という装置仕様に加え、マルチパターニングを外した後の完成ウェハー数と、売れるダイの数まで追う必要がある。
この三つが改善すれば、TSMCやSamsungが置いた採用時期は前倒しされ得る。反対に、High-NAの周辺工程が成熟する速度よりLow-NAの処理能力とマルチパターニング技術の改善が速ければ、待機は長くなる。Intelが先に使う事実と、TSMCやSamsungが先端ノードを量産する能力は矛盾しない。各社が最大化しているものが、Intelでは次世代までの学習時間、TSMCとSamsungでは成熟資産を含む良品当たりの収益だからである。