日立製作所は2026年7月22日、Intelの日本法人と共同提案したNEDO事業で、次世代量子コンピュータを大規模化する研究開発の実施予定先に選ばれたと発表した。事業は2029年3月までを予定し、日立は産業技術総合研究所（産総研）とも共同研究を進める。
日立は2026年3月の時点で、2028年度に100量子ビット、2030年度に1,000量子ビット規模のシリコン量子デバイスを目指す計画を明らかにしていた。今回加わったのは、Intel 18Aプロセス技術に基づく量子デバイス製造工程と、量子ビットチップ用のプロセスデザインキット（PDK）である。単一量子ビットを精密に動かす研究から、製造条件を設計へ反映し、極低温での実装と外部利用までを一つの工程に組み直す。
Intel 18Aと量子ビット用PDK
日立などが2026年に発表した研究では、自然シリコン上の単一スピン量子ビットで、単一量子ビットゲート忠実度を95%から99.1±0.1%へ高めた。位相変調したマイクロ波を連続照射し、ノイズから量子状態を守る成果である。ただし、実験対象は単一量子ビットだった。多数の素子を同じチップへ載せるには、素子ごとの性能ばらつき、周辺回路、配線、パッケージを同時に扱わなければならない。
今回のPDKは、製造条件を研究側の設計へ持ち込む。PDKは、半導体工場の製造条件や設計ルールを設計ツールへまとめたものである。インテルが量子ビットチップ用PDKを開発して日立の設計を支援し、日立は実際の製造条件を踏まえてチップ構造を決める。発表はIntel 18Aに基づく量子デバイス製造プロセスの適用を掲げるが、通常のロジック向け18Aで使われる個々のトランジスタ技術を量子ビットへそのまま転用するとは説明していない。
設計対象は量子ビットだけで終わらない。日立は将来の誤り訂正を見据えて周辺回路を組み込み、極低温でチップを保持する部品と、配線数を抑える制御回路も開発する。まず100量子ビット以上を載せるチップの設計・実装基盤を作り、さらにチップと部品を狭い間隔で接続する3D実装によって、1,000量子ビット級で増える配線と実装面積に対処する計画だ。
ここでは、チップ内部とシステム全体で二つの大規模化を進める。PDKが扱うのは、製造可能な構造を100量子ビット以上のチップへ落とし込む工程である。3D実装は、そのチップを極低温下で高密度に接続し、制御配線が占める面積を抑える。前者が成立しても後者の問題は残るため、日立は設計とパッケージングを別の開発項目に分けた。
Intelは2023年、300mmウエハーで製造した12量子ビットの研究チップ「Tunnel Falls」を大学や国立研究機関へ提供していた。今回の協業は、量子ビット数を100以上へ広げる目標に加え、日立がIntelの製造ルールを使って設計する環境まで整える。もっとも、「産業品質」は開発項目の名称であり、歩留まりや忠実度などの合格基準は公表されていない。量産開始の発表でもない。
2027年度から2030年度までの四つの段階
ロードマップに並ぶ数字は、同じ意味の量子ビット数ではない。クラウド公開、誤り訂正符号を載せる試作機、長期的な誤り耐性型量子計算を分けて読む必要がある。
| 時期 | 発表された到達点 | まだ意味しないこと |
|---|---|---|
| 2027年度まで | G-QuATを通じたクラウド実験環境の公開 | 100量子ビット試作機の公開、完成した商用サービス |
| 2028年度 | 量子誤り訂正符号を実装する100量子ビット規模の試作機 | 100論理量子ビット、完全な誤り耐性 |
| 2029年3月 | 今回のNEDO事業の予定終了 | 1,000量子ビット目標の達成 |
| 2030年度 | 量子誤り訂正符号を実装する1,000量子ビット規模の試作機 | 実用的な誤り耐性型量子コンピュータの完成 |
2027年度のクラウド公開に量子ビット数は示されていない。2028年度の100量子ビット試作機が、その前年から使えるという発表でもない。また、2030年度の1,000量子ビット目標は、2029年3月までのNEDO事業を越えた時期に置かれている。日立が並行して参加するJSTムーンショット第2期を含む、より長い研究計画の節目である。
日立は、ノイズによる誤りを訂正しながら計算する誤り耐性型量子コンピュータには、100万規模の量子ビット集積が必要だと説明する。今回の100と1,000は、そこへ至る二つの試作段階だ。発表文は、100や1,000という規模から得られる論理量子ビット数や、誤り訂正後に維持できる論理回路の深さを示していない。
2027年度のクラウドで何を公開するのか
産総研のG-QuATは2026年3月、量子・古典融合計算基盤「ABCI-Q」で、超伝導方式と中性原子方式の量子コンピュータを外部に提供し始めた。今回、日立と産総研は量子ビットチップと制御装置の実験環境に対応するクラウドシステムを開発し、シリコン方式をG-QuAT経由で公開する計画である。日立はこれをG-QuATにとって新たな取り組みと説明している。
日立は、外部の研究者や技術者が量子ビットチップと制御装置の実験環境を使えるようにし、研究開発の効率を高めると説明している。幅広い人材が参加できる環境を整え、オープンな開発エコシステムの形成につなげる計画だ。
ただし、シリコン量子機をABCI-Qへ組み込むのか、別の仕組みで提供するのかは明記されていない。利用料金と対象者は未公表で、提供地域や稼働時間も分からない。2027年度に始まるのは実験環境の公開であり、日立はその後にサービスを段階展開するとしている。
超伝導10,000超とシリコンの並行開発
NEDOのg12-1には2件の提案があり、実施予定先一覧には二つの方式が並んだ。一つは富士通による10,000超量子ビットの超伝導機向け大規模実装、もう一つが日立とIntelによる大規模・高信頼シリコン量子コンピュータである。国の次世代機事業は、一つの素子方式へ絞らず、異なる大規模化の経路を同時に走らせる。
量子ビット数だけで両計画の進み具合は比べられない。方式が違えば、物理量子ビットの品質や接続性が変わり、制御方法も異なる。誤り訂正に必要な物理量子ビット数も同じではない。NEDOの一覧は開発の実施予定先を示すもので、どちらかが性能競争に勝ったという評価ではない。事業費の配分も公表されていない。
日立・Intel陣営の進展を測る最初の材料は、2027年度にどの規模の実験環境を誰が使えるようにするかである。その次に、2028年度の100量子ビット試作機で、製造ばらつきと配線を抑えながら複数量子ビット操作と誤り訂正符号をどこまで動かせるかが問われる。PDK、3D実装、クラウドを一つの開発線に置いた成果は、その再現性と運用データによって確かめられる。