シリコン回路上に光アイソレータを直接形成、京セラと東北大が成功

光通信の心臓部である半導体レーザーは、驚くほど繊細な性質を抱えている。光ファイバーの端面や回路の接続部で生じた微小な反射光がレーザー共振器へ戻るだけで、発振波長が揺らぎ、位相ノイズが急増して通信の破綻を招く。この反射光を遮断するために欠かせない素子が光アイソレータだ。順方向の光だけを通過させ、逆方向に戻る光を打ち消す役割を担う。

だが、長年にわたり光アイソレータはシリコンフォトニクス集積回路の「最後の難関」として立ちはだかってきた。順方向と逆方向で光の振る舞いを変える非相反光学特性を得るには、セリウム置換イットリウム鉄ガーネット（Ce:YIG）のような磁気光学材料が必要となる。この材料は成膜後に600 ℃以上の高温熱処理を行わなければ結晶化せず、磁気光学効果を示さない。チップ全体を電気炉で加熱すれば、集積済みの金属電極が溶融し、シリコン光導波路が熱損傷を受ける。この熱的不適合性ゆえに、光アイソレータは別体部品を接着するハイブリッド実装に頼らざるを得なかった。

京セラ株式会社と東北大学電気通信研究所の後藤太一准教授らの研究チームは、この熱処理の壁を局所レーザーアニールによって突破する手法を開発した。シリコン光回路上に磁気光学材料を堆積させ、局所的なレーザー照射によって回路の主要部を熱から守りながら結晶化させるモノリシック集積のプロトタイプを試作した。研究成果は2026年9月に米国電気電子学会の査読付き学術誌『IEEE Access』に掲載された（DOI: 10.1109/ACCESS.2026.3729586）。

本研究で導出されたファラデー回転能は、先行するレーザーアニール型Ce:YIGの約9倍に達し、従来の別体作製手法に匹敵する水準をシリコン光回路上で達成したことを示している。

電気炉加熱という「全体処刑」を回避する局所熱処理の論理

シリコン光回路上に受動素子や変調器を集積する技術は、生成AIの急速な拡大に伴うデータトラフィック爆発を背景に脚光を浴びている。プロセッサと光回路を同一パッケージに近接配置するコパッケージドオプティクス（CPO）では、電気配線の距離を極限まで縮めて伝送損失と消費電力を削る設計が標準になりつつある。そこへ集積される半導体レーザーを安定駆動させるには、反射光をチップ内部で防ぐオンチップ光アイソレータが必須とされる。

しかし、磁気光学ガーネット結晶の要求する熱収支は極めて過酷だった。Ce:YIGは室温成膜直後はアモルファス状態にあり、十分なファラデー回転能を発現させるには600 ℃から800 ℃前後のアニール処理を要する。一方で、CPOで用いられるアルミニウムや銅などの多層配線金属は、400 ℃前後の加熱でも変形や相互拡散を起こし、回路の電気的導通を破壊してしまう。シリコン光導波路自体も、高温下でクラッド層の二酸化ケイ素との界面粗さが悪化し、光散乱損失が増大する問題を抱えていた。

全体を均一に加熱する炉アニールを用いる限り、光アイソレータと金属配線の共存は望めない。研究チームはこの問題に対して、光吸収の選択性と空間的な局所性を併せ持つレーザーアニールに着目した。波長約915 nmのダイオードレーザーを用い、光アイソレータを形成する微小なトレンチ領域にのみビームを絞り込んで短時間照射する設計を採った。

研究グループは2026年6月にもナノコンポジットガーネットを用いた光アイソレータ技術を学術誌『ACS Applied Optical Materials』（DOI: 10.1021/acsaom.6c00176）に報告している。今回の『IEEE Access』誌に掲載された研究は、微小トレンチ構造とレーザー局所加熱を組み合わせることで、シード層を用いずにCe:YIG薄膜を直接結晶化させる新たなモノリシック集積手法を確立した点で位置づけが異なる。

京セラは本成果について「レーザーアニール手法を用いたシリコン光回路上に光アイソレータを集積する技術」として世界初を謳っている。これは2026年7月時点における同社独自の調査に基づく位置づけであり、独立した第三者機関による網羅的認定ではないものの、熱的不適合性を局所レーザー処理で解消しようとする試みとして注目される。

トレンチ局所照射と非対称マッハツェンダー干渉計の設計

実証に用いられたデバイスは、商用のシリコンオンインシュレータ（SOI）プロセスで作製された非対称マッハツェンダー干渉計（AMZI）構造を基盤とする。シリコンコア導波路の断面寸法は幅550 nm、高さ180 nmであり、シングルモード条件を満たすよう成形された。光を2つのアームに分岐、合波する素子には、波長依存性の低い多モード干渉（MMI）カプラが配置された。2本のアーム間には15 $\mu \text{m}$の物理的な光路長差が意図的に設けられている。

干渉計の一方のアーム上には、二酸化ケイ素の上部クラッド層をドライエッチングで掘り抜いた微小トレンチが開口された。トレンチの長さは素子ごとに50 $\mu \text{m}$、100 $\mu \text{m}$、200 $\mu \text{m}$の3種類が試作された。この開口部に、シード層を介さず高周波イオンビームスパッタリング法を用いてCe:YIG薄膜を直接堆積した。

項目	本研究（局所レーザーアニール AMZI）	従来の炉アニール baseline / 先行研究	出典および測定条件
集積方式	モノリシック局所集積（微小トレンチ内）	チップ全体の電気炉加熱、または別体接合	IEEE Access / 京セラ公表資料
熱処理手法	915 nm ダイオードレーザー局所照射	電気炉による均一等温アニール（約600〜800 ℃）	真空度80 Pa以下、基板温度750 ℃保持
光アイソレーション比	13.6 dB	約15〜30 dB（別体型バルク素子基準）	波長1540 nm、TM偏光、25 ℃
挿入損失	20.4 dB	1〜3 dB程度（実用バルク素子基準）	100 $\mu \text{m}$トレンチ素子における実測値
伝搬損失	9.5 dB	数dB以下（導波路構造による）	トレンチ部Ce:YIG導波路の実測評価
換算ファラデー回転能	0.092°/$\mu \text{m}$	0.010°/$\mu \text{m}$（先行レーザーCe:YIG）	ピーク分離幅4.5 nmとFSRから導出
照射スポット径	700 $\mu \text{m}$角矩形ビーム	炉内全体加熱（ミリメートル〜ウェハー全域）	反射防止窓越しにトレンチ部のみ加熱

レーザーアニール工程では、真空中（真空度80 Pa以下に排気）のチャンバー内にチップを配置し、基板温度を750 ℃に保持した。中心波長915 $\pm$ 15 nm、最大出力120 Wの半導体レーザーを光学系で700 $\mu \text{m}$四方の均一な正方形ビームに成形し、無反射コーティングを施した窓越しにトレンチ領域へ選択照射した。照射領域をマイクロスケールのトレンチ内に限定することで、従来の1 mm角以上の広域レーザーアニールで問題となっていた薄膜の熱膨張差によるクラッキングが完全に抑え込まれた。

光学的特性の評価は、チップ温度をペルチェ素子で25 ℃に精密制御した環境下で実施された。波長可変半導体レーザーを用い、通信波長帯である1520 nmから1610 nmの範囲を掃引した。偏光方向は磁気光学効果が顕著に現れるTM偏光に固定された。光の入出力にはレンズドファイバーによる端面結合が用いられた。

磁気光学効果の駆動には、サマリウムコバルト（SmCo）永久磁石が用いられた。チップの導波路面内に対してCe:YIGの磁化飽和磁界を超える外部磁界を印加した。順方向と逆方向の透過スペクトルを取得するにあたり、ファイバーの挿抜に伴う結合損失の再アライメント誤差を排除するため、チップと光ファイバーの位置を完全に固定したまま永久磁石の極性を反転させる測定手順が採用された。

実測された素子性能と材料結晶化の構造的証拠

トレンチ長100 $\mu \text{m}$の素子において、波長1540 nmで得られた光アイソレーション比は13.6 dBであった。順方向と逆方向の透過強度の差として13.6 dBが確認された形だ。京セラは公表資料において、この減衰量を逆方向に戻る反射光を約20分の1（約95%減）に抑え込む水準であると換算説明している。ただし、比較対象となった順方向および逆方向における光パワーの絶対値は、確認できた公表資料や論文中には示されていない。

一方で、順方向の透過光に対する挿入損失は20.4 dBという大きな値を示した。光パワーの絶対値は開示されていないものの、導波路を通過する過程で信号強度が大幅に減衰している実態を表す。トレンチ部における導波路の伝搬損失単体でも9.5 dBが記録された。論文の著者らは損失の内訳を詳細に解析し、トレンチ作製プロセスに起因する段差や界面粗さによる損失が全体の約66%を占めていると試算した。Ce:YIG材料自体の装荷に伴う吸収や散乱損失が約27%、AMZIの合分波器を構成するMMI等の干渉計構造自体に起因する損失が約7%と見積もられている。

磁気光学効果の定量指標となるファラデー回転能について、本研究では直接測定ではなく干渉スペクトルのシフト幅から換算値を導出している。外部磁界の反転によって観測された透過スペクトルのピークシフト量は4.5 nmであった。Ce:YIGを装荷していない非対称マッハツェンダー干渉計の自由スペクトル領域（FSR）である44 nm、およびトレンチ長100 $\mu \text{m}$の数値をもとに計算した結果、導出されたファラデー回転能は0.092°/$\mu \text{m}$に達した。

この値は、過去に報告されていたレーザーアニール法によるCe:YIGのファラデー回転能0.010°/$\mu \text{m}$を大きく上回る。電気炉加熱をはじめとする他の成膜手法で報告されている標準的な値の範囲（0.021〜0.113°/$\mu \text{m}$）に匹敵する良好な数値が、シリコン導波路上での局所加熱によって得られた。

透過電子顕微鏡（TEM）による微細構造観察は、局所加熱によるCe:YIG薄膜の結晶化を物理的に裏付けた。堆積されたCe:YIG層の膜厚は195 nmであり、結晶格子の解析から(420)ガーネット結晶面の形成が確認された。実測された格子面間隔は$d = 0.273$ nmであり、バルク結晶の理論値0.278 nmと高い整合性を示した。エネルギー分散型X線分光法（EDX）による組成分析では、セリウム、イットリウム、鉄、酸素の原子比が約1:2:5:(12−$\delta$)のガーネット比率を満たしていることが判明した。ただし、酸素欠陥量$\delta$の厳密な定量までは至っていない。

界面近傍の構造解析では、シリコン導波路との境界に約10 nm厚の変質領域が観察された。この変質領域には約5 nmの自然酸化膜（${\text{SiO}}_2$）が含まれており、界面近傍でセリウム元素の局所的な偏析が生じている実態も判明した。

実用回路への組み込みを阻む未解明の課題

本研究は、熱的に過酷なCe:YIGの結晶化をシリコン光回路上で完結させられる可能性を実験室レベルで実証した。しかし、得られた結果を直ちに商用光電融合チップの製造へ直結させるには、技術的な懸隔が存在する。

最大の障壁は、実測された20.4 dBという極めて大きな挿入損失である。公表資料において入出力の絶対光パワーは示されていないものの、実用的な通信回路においてアイソレータ単体でこれほどの減衰を招く素子は許容が難しい。光の散乱や界面不整合、吸収といった損失機構の厳密な切り分けと低減策の実証が今後の焦点となる。論文著者らは、ドライエッチングの選択比向上によるトレンチ側壁の平滑化、下地シリコン導波路へのオーバーエッチング低減、アニール時の酸素分圧制御による${\text{Ce}}^{4+}$イオンの価数制御といった改善指針を列挙している。しかしこれらは将来の検討課題として言及されたにすぎず、低損失化が実験的に実証されたわけではない。

磁界印加の機構にも根本的な課題が残る。今回の実験では、外部からSmCoバルク磁石を機械的に近接配置することで飽和磁界を与えている。しかし、シリコン光集積回路のパッケージ内部にバルク磁石を組み込む構造は、素子の小型化や集積密度向上という集積回路本来の利点を損ないかねない。チップ表面へ磁性薄膜バイアス層をモノリシックに形成する技術が確立されない限り、自立駆動する真のオンチップ光アイソレータとは呼べない。

製造歩留まりと信頼性のデータも依然として空白のままである。提示されたデータは単一のテストチップに対する静的な光学測定結果であり、ウェハー面内におけるアニール品質の均一性や再現性は示されていない。データセンター環境下で要求される長期的な熱サイクル耐性、金属電極との近接配置限界、外部磁気ノイズに対する耐性など、商用化への適格性を判断するための材料はまだ揃っていない。局所レーザーアニールが光アイソレータ集積の有力な選択肢となるか否かは、今後のプロセス改善による挿入損失の大幅な削減と、薄膜バイアス機構の成立にかかっている。