マサチューセッツ大学アマースト校の研究チームが、レーザーと特殊なレンズ（メタレンズ）を用いてホログラムを生成し、3Dチップ積層における原子スケール（0.017nm）のアライメント精度を実現する画期的な手法を開発した。この技術は、半導体製造コストの削減や、次世代3Dチップ、高感度センサーの開発を加速させる可能性を秘めた物だ。
3Dチップ積層：避けられない高精度アライメントの壁
現代の電子機器を支える半導体チップ。その性能向上は、微細化によってトランジスタ数を増やすという「ムーアの法則」に沿って進んできた。しかし、2次元的な微細化は物理的な限界に近づきつつあり、性能向上を持続させるための新たな道として「3Dチップ積層」技術が脚光を浴びている。
3Dチップ積層とは、複数の薄い2次元チップを垂直方向に重ね合わせ、チップ間を微細な電極（TSV: Through-Silicon Viaなど）で接続する技術である。これにより、チップ面積を変えずに集積度を高め、信号伝送距離の短縮による高速化や低消費電力化が期待される。高性能コンピューティング、AI、モバイル機器など、要求性能が高まる分野で不可欠な技術となりつつある。
しかし、この3Dチップ積層には大きな技術的障壁が存在する。それが「アライメント（位置合わせ）」だ。積層する各チップ層は、水平方向（x, y軸）だけでなく、層間の距離（z軸）も含めて、極めて高い精度で位置合わせされなければならない。層間の微細な配線を正確に接続するためには、わずかなズレも許されない。要求される精度は、数ナノメートル（nm、1nmは10億分の1メートル）オーダーという、まさに原子レベルの世界である。この超高精度なアライメントを、効率よく、かつ低コストで実現することが、3Dチップ積層技術の実用化と普及における大きな課題となっている。
従来技術の限界：顕微鏡では見えない世界
これまで、半導体製造における層間のアライメントには、主に光学顕微鏡を用いた手法が用いられてきた。各チップ層にあらかじめ「アライメントマーク」と呼ばれる目印（十字や角のパターンなど）を形成し、顕微鏡でこれらのマークを観察しながら位置を合わせるというものだ。
しかし、この従来手法は、3Dチップ積層が要求する精度と条件に対して、いくつかの根本的な限界を抱えている。
第一に、「焦点深度」の問題だ。3Dチップでは、積層されるチップ間の距離が数百マイクロメートル（µm）に及ぶこともある。光学顕微鏡で片方の層のアライメントマークに焦点を合わせると、もう片方の層のマークは焦点から外れてぼやけてしまう。両方のマークを同時に鮮明に見ることができないため、焦点を合わせ直す操作が必要になるが、その間にチップが動いてしまい、さらなる位置ズレを引き起こす可能性があるのだ。論文筆頭著者でマサチューセッツ大学アマースト校電気・コンピュータ工学准教授のMaryam Ghahremani氏は、「層間のギャップは数百ミクロンあり、層間で再焦点合わせを行う動作は、チップがずれ、さらに位置がずれる機会を生み出す」と指摘する。
第二に、「回折限界」による解像度の問題である。光の波としての性質により、光学顕微鏡で見分けられる最小サイズには限界があり、これを回折限界と呼ぶ。一般的な可視光を用いた場合、その限界は約200nm程度とされる。最先端の液浸リソグラフィやEUV（極端紫外線）リソグラフィで用いられる高度な計測技術（オーバーレイ計測）では、2〜2.5nm程度の精度が達成されているものの、3Dチップ積層で目標とされるサブナノメートルレベルの精度を、特に離れた層間で安定して実現することは依然として困難だ。
これらの限界により、従来のアライメント技術では、次世代の3Dチップ製造や、より微細化が進む将来のプロセスノードに対応するには不十分となりつつあった。
レーザーホログラムによる革命：原子を見る新技術
こうした課題を打ち破る可能性を秘めた技術が、Maryam Ghahremani准教授率いる研究チームによって開発され、科学誌『Nature Communications』に発表された。彼らは、レーザー光と「メタレンズ」と呼ばれる特殊な平面レンズを用いてホログラムを生成し、その干渉パターンを解析することで、チップ間のズレを原子スケールで検出する、全く新しいアライメント手法を考案したのだ。
新技術の核心：メタレンズ
この技術の鍵となるのが「メタレンズ」である。メタレンズとは、基板上にナノメートルサイズの微細な構造体（論文ではアモルファスシリコン製のナノポスト）を精密に配列することで、光の波面（位相）を自在に制御する人工的な平面レンズだ。従来のガラスを削って作られる屈折レンズとは異なり、極めて薄く軽量であり、複雑な光学機能を単一の素子で実現できる可能性がある。
研究チームは、アライメントを行う2枚のチップ上に、それぞれ同心円状に配置されたメタレンズからなるアライメントマークを設計・作製した。これらのメタレンズは、特定の焦点距離を持つように設計されている。
動作原理：ホログラムの干渉を読む
この新しいアライメント技術の原理は、以下のステップで理解できる。
- レーザー光照射: まず、積層された2枚のチップに対して、垂直にレーザー光（実験では波長850nmの近赤外レーザーを使用）を照射する。
- ホログラム生成: レーザー光が各チップ上のメタレンズ・アライメントマークを通過する際に回折し、それぞれ固有のホログラム（光の強度と位相の情報を持つパターン）を生成する（論文Fig. 2d参照）。
- 干渉パターンの形成: 2枚のチップを透過した光、すなわち2つのホログラムは、伝播するうちに重なり合い、「干渉」を起こす。これにより、特定の干渉パターン（明暗の縞模様）が形成される。この干渉パターンは、特別な集光レンズ（infinity-focused camera）で直接観察できる（論文Fig. 1b, 2e参照）。
- ズレの検出: この干渉パターンの形状や強度分布が、2枚のチップ間の相対的な位置ズレに極めて敏感に反応する。
- 横方向のズレ（x, y軸）: チップが水平方向にズレると、2つのホログラムの相対位置が変化し、干渉パターンが非対称になる。ズレの方向と量に応じて、非対称性の度合いや向きが変わる（論文Fig. 2e, 4b, 4c, 4d参照）。完全に位置が合っている場合は、同心円状の対称なパターンが現れる（論文では、意図的に破壊的干渉を用いて中心部が暗くなるように設計されている）。
- 縦方向のズレ（z軸）: チップ間の距離が設計値からズレると、ホログラムの焦点がズレた状態（デフォーカス）になり、干渉パターンのコントラストやリングの相対的な強度が変化する（論文Fig. 2e, 4b参照）。
研究チームは、この干渉パターンをカメラで撮影し、画像解析（論文ではMLE: 最尤推定法という統計的手法を使用）することで、チップ間の3次元的なズレ量を高精度に測定できることを実証した。
驚異的な検出精度
この手法によって達成された精度は驚くべきものである。
- 横方向（x, y軸）: 0.017ナノメートル (nm) = 17ピコメートル (pm)
- 縦方向（z軸）: 0.134ナノメートル (nm) = 134ピコメートル (pm)
0.017nmという精度は、シリコン原子の直径（約0.2nm）よりも一桁小さい。まさに「原子の大きさ以下のズレを見分ける」能力を持つことを意味する。研究チームは当初、100nm程度の精度を目指していたが、実際にはそれをはるかに超える精度を達成できた。「2つの物体があり、それらを透過する光を見ることで、一方が他方に対して原子1個分のサイズだけ動いたかどうかを見ることができる」とArbabi准教授は語る。
この高い精度は、メタレンズによって生成されたホログラムの干渉が、微小な位置ズレに対して非常に敏感であることに起因する。また、顕微鏡のような複雑な光学系や機械的な走査機構を必要とせず、レーザーとカメラという比較的シンプルな構成で実現できる点も、この技術の大きな利点である。論文によれば、原理的な精度限界は、光の粒子性に起因するショットノイズによって決まるレベル（横方向でλ₀/50,000、軸方向でλ₀/6,300、λ₀はレーザー波長）に達するという。
製造現場へのインパクトと期待
このレーザーホログラムを用いたアライメント技術は、半導体製造の現場に大きな変革をもたらす可能性を秘めている。
コスト削減の可能性
現在、高精度なアライメント工程は、半導体製造コストの中でも大きな割合を占めている。「チップアライメントは、半導体製造ツールを手がける企業にとって、コストのかかる大きな課題である」とArbabi准教授は述べる。新技術は、高価で複雑な顕微鏡ベースのアライメント装置や計測プロセスを、よりシンプルで安価なレーザー・カメラシステムに置き換えることで、製造コストの大幅な削減に貢献できる可能性がある。これは、大手メーカーだけでなく、資金力の限られたスタートアップ企業にとっても、革新的な半導体デバイスの開発に挑戦しやすくなることを意味する。
3D集積化技術の推進
原子スケールの超高精度アライメントが実現できれば、これまで困難であった、より複雑で高密度な3Dチップ（電子チップだけでなく、光回路を組み込んだフォトニクスチップも含む）の設計・製造が可能になる。これは、AI、ハイパフォーマンスコンピューティング（HPC）、次世代通信など、さらなる性能向上が求められる分野の発展を強力に後押しするだろう。
懸念点：既存プロセスとの統合
一方で、この新技術が実用化されるためには乗り越えるべき課題もある。最も重要なのは、「既存の製造装置との統合が可能か？」という点である。半導体工場では、リソグラフィ（回路パターン形成）、ボンディング（チップ接合）、TSV形成など、様々な工程が連携して行われている。この新しいアライメント技術を、これらの既存装置やプロセスフローの中にスムーズに組み込むことができるのか、あるいは大幅なプロセスの変更や追加投資が必要になるのかは、現時点では不透明である。この点がクリアできなければ、せっかくの画期的な技術も、実際の量産ラインへの導入は難しいかもしれない。今後の実証研究や、製造装置メーカーとの連携が鍵となるだろう。
チップ製造を超えて：広がる応用分野
この技術の応用範囲は、半導体チップの製造にとどまらない。研究チームは、この高感度な位置ズレ検出能力を、様々な物理量を計測するセンサー技術に応用できる可能性も示唆している。
基本的な構成はチップアライメントと同様で、レーザー光源とカメラ、そして変位に応じて動く部分にメタレンズを取り付けるだけで良い。「検出したい多くの物理量は変位に変換出来ます。必要なのは単純なレーザーとカメラだけです」とArbabi准教授は言う。
例えば、圧力センサーであれば、圧力によってたわむ薄膜（メンブレン）の微小な動きをメタレンズで捉え、干渉パターンの変化として検出できる。同様に、振動、熱（熱膨張による変位）、加速度なども、何らかの機械的な動きに変換できれば、この原理で高感度に測定できる可能性がある。
これにより、従来よりもはるかに小型で、安価かつ高感度なセンサーの開発が期待される。応用分野としては、微量な化学物質を検出する環境モニタリング、機械の異常振動を検知する産業機器監視、生体内の微細な動きを捉えるバイオメディカル診断などが考えられる。
マサチューセッツ大学アマースト校が開発したレーザーホログラムを用いたアライメント技術は、原子スケールという驚異的な精度で3次元的な位置ズレを検出することを可能にした。これは、限界が見え始めた2次元微細化に代わる3Dチップ積層技術の実現を大きく前進させ、半導体産業に革命をもたらす可能性を秘めている。
製造コスト削減への期待や、高感度センサーへの応用など、そのインパクトは計り知れない。一方で、既存の製造プロセスへの統合性など、実用化に向けた課題も残されている。
今後、さらなる研究開発が進み、これらの課題が克服されれば、この技術は次世代の高性能デバイス開発を加速し、よりスマートで豊かな社会の実現に貢献するだろう。その動向から目が離せない。
論文
- Nature Communications: 3D alignment of distant patterns with deep-subwavelength precision using metasurfaces
参考文献
