onsemiは2026年9月16日、シリコンウェハーそのものをパッケージの基盤に使う「Embedded Power Platform（EPP）」を発表した。電力を制御する半導体と、その駆動・制御回路を同じ構造に埋め込み、電気特性と放熱、機械的な設計を一体で最適化する技術だ。同社は用途に応じて従来ソリューションの3〜5倍の電力密度を実現すると説明しており、AIデータセンターやEVへの展開を目指す。性能向上の仕組みをたどると、半導体を小さくする競争に加え、配線と熱の逃がし方を作り直す狙いが見えてくる。
シリコンに部品を埋め込み、配線と放熱を一緒に設計
EPPでは、電力を切り替えるトランジスターや、それを駆動するドライバー、コントローラーをシリコン内に埋め込む。対象はシリコン製の素子に限らず、炭化ケイ素（SiC）や窒化ガリウム（GaN）も含む。異なる半導体技術を組み合わせられる実装の仕組みであり、すべての素子を同じ材料に置き換える発表ではない。
接続方法にも手を入れた。onsemiの技術解説資料によると、従来のワイヤーボンドを、ウェハー上に形成する再配線層（RDL）で置き換える。細いワイヤーで接続する構造から、半導体工場で精密に形成する配線へ移し、部品間の電気経路を短く、制御しやすくするという。
これによって低減を狙うのが、配線などに付随する寄生インダクタンスだ。onsemiは、その低減により素子の制御を改善し、より高いスイッチング周波数に対応できると説明している。高性能なパワー半導体を選んでも、接続部の特性が動作を制約すれば、その性能を十分には引き出せない。EPPは素子と接続部をまとめて設計することで、この制約に取り組む。
放熱では、シリコンを基盤にした構造と、パッケージ全体を使う熱伝導を組み合わせる。技術資料には、高電圧の絶縁機能も同じパッケージに統合し、熱を伝えにくい絶縁材料への依存を減らすとある。絶縁を省くのではなく、電気を隔てる設計と熱を逃がす設計を一緒に扱うわけだ。
ここには、部品を選んでから配線し、最後に冷却方法を詰める開発手順を変える意味がある。電気特性を優先した配置が放熱を難しくすれば、後工程で設計を戻す必要が生じる。onsemiが掲げる共同設計は、こうした相互作用を初期からシミュレーションに取り込み、試作後の手戻りを減らすものだ。
製造には同社の標準的な12インチシリコンウェハーの製造能力を使う。機械的な組み立てに依存してきた統合工程の一部を、半導体工場で管理する工程へ移す点も特徴となる。ただし、シリコンへ置き換える対象は電力パッケージの構造だ。サーバーのマザーボード全体からプリント基板（PCB）が消えるという話ではない。
「3〜5倍」の比較対象をそろえる
onsemiの投資家向け比較表では、面積基準の電力密度はリードフレーム・DBC基板方式を1倍として、PCB埋め込み方式が1.3倍、EPPが3〜5倍とされている。9月16日の発表に合わせて公開された投資家向け資料のPDF23ページから、比較する構造と数値を抜き出すと次のようになる。
| 比較項目 | リードフレーム・DBC基板方式 | PCB埋め込み方式 | EPP |
|---|---|---|---|
| 面積基準の電力密度 | 1倍（基準） | 1.3倍 | 3〜5倍 |
| 熱を逃がす方向 | 下面 | 下面 | 両面 |
出典はonsemiの比較表。電力密度の行は従来のリードフレーム・DBC基板方式を基準にした値で、独立機関の測定結果ではない。対象機器の定格や冷却条件は、この表には示されていない。
つまり、「PCB埋め込み方式に対して5倍」と読める数値ではない。また、面積当たりに扱える電力の比較であって、電力変換効率やGPUの計算性能を同じ倍率で引き上げる意味でもない。EPPが部品の配置と放熱経路を変える技術であることは、密度の数値と両面放熱を並べると理解しやすい。一方、その改善幅を特定の電源装置へ当てはめるには、用途ごとの条件が要る。
発表文が挙げるEV用の駆動インバーターでは、従来方式に比べて電力密度が最大4倍、電力損失が15%少ないとしている。後者は変換時に失われる電力の削減率だ。変換効率が15ポイント改善するという数字ではなく、そのまま航続距離の伸び率にも置き換えられない。
AIインフラ向けに示したのは、電流を遮断して回路を保護する半導体式遮断器の初期設計例である。同社は既存設計より約50%小型化したと説明する。ただし発表文には、その「サイズ」が面積か体積かを判断できる定義はない。サーバー電源全体の体積が半分になる実証として扱うべきではない。
製品紹介ページにも電力密度は「最大4倍」と記載されている。発表文の用途に応じた3〜5倍と、同一の条件で測った数値かは明らかでない。したがって、EPP全体の密度の説明と、インバーターや遮断器の個別例は分けて読む必要がある。
AIラックでは、演算装置に供給する電力が増えるほど、変換・保護する機器の置き場所と冷却も確保しなければならない。EPPによる小型化が実際の設計で再現できれば、電力を扱う機器が占める空間を減らす余地が生まれる。演算チップの性能競争を、給電側の実装から支える技術と捉えるのが適切だ。
開発の短縮と量産採用の間にある評価
onsemiはEPPによって開発期間を最短4カ月へ短縮できるとも説明している。技術資料にある手段は、デジタルツインによるシミュレーションと、電気・熱・機械をまたぐ最適化だ。ハードウェアを作って確かめる回数を減らし、設計の反復を速めることを狙う。
ただし、投資家向け資料のPDF24ページに描かれた工程は、顧客側の評価まで一律に短縮できるとはしていない。システムへの組み込みは顧客や案件に依存し、顧客自身の検証日程で進むと明記されている。パッケージの設計・製造が速くなっても、実際の車両やサーバーへ組み込み、要求を満たすと確かめる工程は残る。
その違いが表れているのがSUBARUとの協業だ。同日付の協業発表によると、SUBARUはエンジニアリングサンプルとシミュレーションモデル、技術支援へ早期にアクセスし、将来の電動車向けにEPPを評価する。初期段階では技術評価と知見の獲得に取り組むとされ、特定の量産車への採用決定は発表されていない。
供給の説明にも段階がある。発表文は自動車・AI分野の戦略顧客などに向けて2026年中にサンプル提供を始める予定とし、投資家資料ではすでにサンプル提供中と記している。表現には時制の差があるものの、いずれも対象顧客とのサンプル・評価段階を示しており、一般販売や量産車への搭載開始を意味しない。
EPPの意義は、既存のパワー半導体から引き出せる性能を、配線や放熱の設計まで広げて追求することにある。今後の採用判断では、各用途の電力と冷却条件をそろえた際に、どれだけ小型化でき、損失を減らせるかが問われる。顧客システムでその効果が確かめられれば、電源や保護回路のために確保してきた空間を縮め、より高密度なAI機器や電動車を設計する選択肢が増える。
