半導体業界の地政学的な地図を塗り替える、まさに「最後のピース」がはめ込まれようとしている。世界最大の半導体ファウンドリであるTSMCが、米国アリゾナ州に最先端のパッケージング施設を建設する計画が明らかになった。2028年に着工予定のこの新施設は、AI（人工知能）チップの性能を飛躍的に向上させる次世代技術「SoIC」および「CoPoS」に特化するというのだ。
これが事実であるならば、現在、アリゾナで製造された最先端チップがパッケージングのために台湾へ送り返されているという、ねじれたサプライチェーンを正常化し、米国内でAIチップの製造を完結させる歴史的な一歩となるだろう。NVIDIAやAMDといった巨大テック企業が待ち望んだこの動きが、AI時代の覇権争い、そして世界の半導体パワーバランスに大きな影響を与える事は必至だ。
米国半導体戦略の核心を担うTSMC
今回明らかになった計画の骨子は、TSMCがアリゾナ州フェニックスで進める巨大建設計画「Fab 21」に隣接する形で、2つの先進パッケージング施設（AP1、AP2）を建設するというものだ。
- 着工時期： 最初の施設であるAP1は、2nmプロセスなどを手掛けるFab 21の第3期工事と並行し、2028年に着工される見込み。
- 導入技術： 焦点となるのは、現在の主力技術「CoWoS」の先を行く、SoIC（System-on-Integrated-Chips）とCoPoS（Chip-on-Panel-on-Substrate）である。
- 巨大プロジェクトの一部： この計画は、TSMCが米国に総額1,650億ドルを投じ、6つの製造工場（ファブ）、2つのパッケージング施設、そして研究開発（R&D）センターを建設するという、米国史上最大級の海外直接投資プロジェクトの核心部分を成す。
この壮大な計画の背景には、米国の半導体自給率向上を目指す「CHIPS法」による強力な後押しがあることは言うまでもない。TSMCのアリゾナ計画は、米国の安全保障と技術的リーダーシップを確保するための国家戦略そのものと言えるだろう。
なぜ今、先進パッケージングなのか？ AI時代のボトルネック「CoWoS」
この計画の重要性を理解するには、まず現在のAI半導体が直面する課題を知る必要がある。NVIDIAのH100やB200といった驚異的な性能を誇るAIアクセラレータは、その心臓部に「CoWoS（Chip-on-Wafer-on-Substrate）」と呼ばれるTSMCの先進パッケージング技術を採用している。これは、複数のGPUチップレットと広帯域メモリ（HBM）を、シリコン製の土台（インターポーザー）の上に高密度に実装する技術だ。
しかし、生成AIの爆発的な普及により、CoWoSの生産能力は深刻な供給不足に陥っている。まさにAI時代のボトルネックとなっており、この供給制約がNVIDIA製GPUの高騰と入手困難の一因となっている。
さらに深刻なのは、現在のサプライチェーンの脆弱性だ。TSMCはアリゾナ工場でNVIDIA向けの4nmチップを製造しているが、それをCoWoSでパッケージングするためには、一度ウェハーを台湾に空輸しなくてはならない。この「台湾往復」のプロセスは、コストと時間のロスだけでなく、台湾有事といった地政学的なリスクを常に内包している。米国内で製造から最終製品化までを完結させたい米国政府と顧客企業にとって、この状況は喫緊の課題であった。
ゲームチェンジャーとなる2つの次世代技術：「SoIC」と「CoPoS」
TSMCがアリゾナに持ち込むSoICとCoPoSは、このCoWoSが抱える課題を根本から解決する可能性を秘めた、まさにゲームチェンジャーと呼ぶべき技術だ。
SoIC – 垂直に積む3D積層技術
SoIC（System-on-Integrated-Chips）は、チップを水平に並べるのではなく、垂直に積み重ねる3Dパッケージング技術の一種である。TSV（Through-Silicon Via：シリコン貫通電極）と呼ばれる微細な電極を使い、チップとチップを直接、最短距離で接続する。
この技術は既にAMDのゲーミングCPU「Ryzen X3D」シリーズで実用化されており、CPUダイの下に大容量のキャッシュメモリを積層することで、劇的な性能向上を実現した。将来的には、Appleをはじめとする多くの企業が、メモリとプロセッサを一体化させるためにこの技術を採用すると見られている。
CoPoS – 「ウェーハ」から「パネル」へ、製造パラダイムの転換
今回の計画で最も注目すべきは、CoPoS（Chip-on-Panel-on-Substrate）だろう。これは、半導体製造の常識を覆す可能性を秘めた、製造パラダイムの転換である。
従来のCoWoSが直径300mmの「円形」シリコンウェハーを土台としていたのに対し、CoPoSは約310mm x 310mmの「矩形（四角形）」パネルを使用する。この形状の変化がもたらすメリットは計り知れない。
矩形パネルにすることで無駄になる領域が劇的に減り、利用可能な基板面積は従来のウェーハに比べて5倍以上に拡大する。これにより、より多くのチップレット、より多くのHBMスタックを一つのパッケージに集積できるようになり、AIアクセラレータのさらなる大型化・高性能化への道を開く。同時に、一枚のパネルから取れる製品数が増えるため、単位あたりのコスト削減にも繋がる。CoPoSは、CoWoSを補完し、いずれはハイエンド市場の主役の座を奪う次世代の標準技術となる可能性が高い。
緻密なタイムライン：2030年、米国製AIチップの誕生
TSMCの戦略は極めて緻密かつ慎重だ。新しい技術はまず台湾で確立し、安定稼働させてから海外拠点に展開するのが同社の定石である。
- パイロットライン（2026年〜）： まず2026年にも台湾でCoPoSのパイロットラインを立ち上げ、製造プロセスの課題解決と改良を進める。
- パートナー検証（〜2027年末）： 2027年末までに、NVIDIA、AMD、Appleといった主要顧客による設計検証を完了させることを目指す。
- 米国工場着工（2028年）： 技術的な目処が立った段階で、2028年にアリゾナでのAP1建設を開始する。
- 量産開始（2029年後半〜2030年初頭）： 工場の建設と設備導入を経て、アリゾナでの量産が本格化するのは2029年後半から2030年初頭になると予測される。
この約2年のタイムラグは、技術流出のリスクを管理しつつ、海外拠点でも台湾と同等の品質を保証するための戦略的な期間と言えるだろう。
地政学とテクノロジーが交差する「アリゾナ計画」の深層
このTSMCの決断は、単なる技術投資や事業拡大にはとどまらない。地政学、経済安全保障、そしてテクノロジーの未来が複雑に絡み合った、多層的な意味合いを持っている。
米国にとっての勝利：サプライチェーンの「国内回帰」
米国にとって、この計画は長年の悲願であった半導体サプライチェーンの国内回帰を実現する上で、決定的な一歩となる。最先端のチップ設計（NVIDIA, AMD）から製造（TSMCアリゾナ）、そして最終パッケージングまでを米国内で一気通貫に行える体制が整うことは、経済安全保障上、極めて大きな意味を持つ。これはCHIPS Actの最大の成果の一つとして、歴史に刻まれることになるだろう。
TSMCの巧みな戦略：リスク分散と顧客囲い込み
一方、TSMCにとってもこれは巧みな一手だ。台湾への地政学リスクを分散させると同時に、最大の顧客である米国の巨大テック企業群のすぐそばに製造・最終組立拠点を構えることで、連携をこれまで以上に緊密にする。設計段階から製造、パッケージングまでを一体でサポートする体制は、顧客を強力に囲い込む「エコシステム戦略」そのものであり、競合他社（SamsungやIntel）に対する強力な牽制となる。
残された課題と未来への問い
もちろん、すべてが順風満帆に進むわけではない。米国の高い人件費や建設コストをいかに吸収し、競争力のある価格を維持できるのか。また、高度なスキルを持つエンジニアや技術者を現地で十分に確保・育成できるのかという課題は依然として残る。
そして最も重要な問いは、アリゾナ工場の位置づけだ。当面は台湾で開発された技術を導入する量産拠点となるだろうが、将来的には、米国に設立されるR&Dセンターと連携し、米国独自の技術革新を生み出す拠点へと進化していくのか。その答えが、未来の半導体業界の勢力図を大きく左右することになるだろう。
Sources
