オランダのデルフト工科大学と量子技術研究機関QuTechは2026年11月12日、半導体スピン量子ビットの大規模化を目指す6年間の研究計画「UniQ」が、欧州研究会議（ERC）のシナジーグラントに採択されたと発表した。材料科学、極低温回路工学、量子ビットの制御技術を専門とする4名の研究者が共同で取り組む。現在の実験装置では、量子ビット1個あたり複数本の配線を冷凍機の外部から引き込む必要があり、素子数を増やすほど配線スペースと発熱が深刻な制約となる。UniQは、量子ビットと周辺回路をチップ上で一体的に設計することで、こうした大規模化の障壁を克服できるか検証する計画だ。

AD

量子ビットを小さくするだけでは論理量子ビットを作れない

半導体製造で培われた微細加工技術を量子コンピューターにも活用できるという期待から、スピン量子ビットの研究は長年進められてきた。電子や正孔のスピンを量子情報の担い手とするこの方式は、超伝導量子ビットなどと比べて高密度に集積できる可能性がある。しかし、現在の半導体製造技術を使ってシリコンやゲルマニウムの基板上に多数の量子ドットを形成できたとしても、物理量子ビットを並べるだけでは、安定した計算に必要な「論理量子ビット」は構築できない。外部環境のノイズに弱い量子情報を保護するには、多数の物理量子ビットを適切に相互作用させ、精密な制御信号を与えるとともに、符号化された量子情報を破壊せずに誤りを検出する仕組みが必要になる。

今回発表されたのは、完成した量子プロセッサーではなく、材料科学、極低温回路工学、素子制御を一体化し、スピン量子ビットの大規模化を探る共同研究計画である。研究を主導するMenno Veldhorst氏は、スピン量子ビットの制御精度が着実に向上し、量子ビット同士を接続したり移動させたりする方法についても理解が進んでいると説明する。個々の量子ビットを操作する基礎技術が成熟しつつある今、誤り訂正に対応した論理量子ビットの構築に向け、システム全体の設計を検証する段階に進むという考えだ。

デルフト工科大学の研究チームは2021年、学術誌『Nature』に掲載された論文「A four-qubit germanium quantum processor」で、2×2の配列に配置した4個のゲルマニウム正孔スピン量子ビットを実証している。この実験では、1〜4量子ビットのプログラム可能な演算に加え、4量子ビットのGHZ状態の生成にも成功した。ただし、これは精密に調整された実験環境での小規模な実証であり、そのまま量子ビット数を増やせることを意味しない。UniQが目指すのは、こうした基礎成果を単純に拡張することではなく、素子数の増加に伴って膨らむ制御系の負担を、チップの設計そのものによって軽減することだ。

冷凍機内の発熱と配線密度をどう両立するか

スピン量子ビットの大規模化を妨げる主要な要因の一つが、希釈冷凍機の内外を結ぶ大量の配線である。一般的な実験装置では、絶対零度に近い極低温（およそ100 mK以下）に冷却された量子チップと、室温に置かれた制御・測定機器を多数のケーブルで接続している。量子ビットが数十個から数百個へと増えれば、配線が占める空間だけでなく、ケーブルを通じて流入する熱も無視できなくなる。冷凍機の限られた冷却能力を考えると、従来の配線方式をそのまま大規模な量子プロセッサーに適用することは難しい。

UniQでは、この問題に対処するため、極低温で動作するCMOS集積回路（クライオCMOS）を量子ビットの近くに配置し、制御系を一体的に設計する。具体的には、制御信号を分配する回路や、微弱な読み出し信号を増幅する前段増幅器などを量子チップ上に組み込み、外部との接続に必要な配線数を減らす構想だ。しかし、量子ビットの近くに電子回路を置けば、その回路自体が熱源となり、量子状態の安定性を損なう恐れがある。ミリケルビン領域では利用できる冷却能力が極めて小さく、わずかな回路の発熱でも量子ビットのコヒーレンスに影響する可能性がある。

極低温エレクトロニクスを担当するFabio Sebastiano氏は、量子ビットと電子回路を互いに扱いやすくする設計が重要だと説明している。量子ビットの駆動に必要な信号の条件を緩和できれば、制御回路を小型化し、消費電力も削減できる。発熱の少ない回路を量子ビットの近くに配置できれば、外部配線を増やさずに、より多くの量子ビットを制御できるという考えだ。

この設計を材料面から支えるのが、Giordano Scappucci氏によるゲルマニウム構造の最適化である。量子ビットが安定して動作するための低ノイズで均一な結晶環境を整えると同時に、制御回路に必要なトランジスタも同じ材料基盤上で形成できる構造を目指す。材料中の不純物や欠陥を減らし、不要な電気的・磁気的ノイズを抑えることで、量子ビットごとの特性のばらつきを小さくする狙いだ。素子特性が均一になれば、個々の量子ビットに合わせた細かな調整が減り、制御回路の負担を軽減できる可能性がある。ただし、材料の均一性向上がシステム全体の簡素化にどこまでつながるかは、今後の統合実験で確かめる必要がある。

発熱と制御性能の両立が難しいことは、先行研究でも明らかになっている。2025年に『Nature』で発表された論文「Spin-qubit control with a milli-kelvin CMOS chip」では、約10万個のトランジスタを備えたクライオCMOSチップと、シリコンMOS型スピン量子ビットを異種集積し、極低温回路による汎用的な量子ゲート制御を実証した。100 mVのパルスを生成する場合、デジタル回路の固定的な消費電力は数十マイクロワット、アナログ制御セルの消費電力は動作周波数1 MHzあたり約20 nWだった。一般的な商用希釈冷凍機の100 mKにおける冷却能力が約1 mWであることを考えると、制御回路に割り当てられる電力は限られている。

同研究では、クライオCMOSを使った単一量子ビットおよび2量子ビットの制御で、室温の制御回路と比べて大きな性能低下は見られなかった。一方、CMOS回路を高いクロック周波数で動作させた際には量子ビットの忠実度に小幅な影響が確認され、回路からの熱流入によって量子デバイス側の電子温度が上昇した可能性が指摘された。また、状態準備と測定に必要なトンネル結合の調整範囲が制限されたため、2量子ビットゲートの忠実度を定量的に評価するには至っていない。制御回路の集積自体は実証されたものの、発熱を適切に管理しながら高い制御精度を維持することは、引き続き重要な課題となっている。

さらに、2021年に『Nature Electronics』で発表された論文「A cryogenic CMOS chip for generating control signals for multiple qubits」では、100 mKで動作するクライオCMOSの制御セル6個を測定し、100 mVのパルス生成時にセルあたり平均18 nWの消費電力を記録した。研究チームは、この結果を基に1,000個の制御セルを商用希釈冷凍機で冷却できると推定している。ただし、これは消費電力から算出した拡張可能性の見積もりであり、実際に1,000個の量子ビットを制御したわけではない。

これらの先行研究とUniQの位置づけを整理すると、次のようになる。

研究と実証状況 材料と集積手法 規模と測定条件 実証された成果 UniQに関連する課題
Delft 2021（実証済み） ゲルマニウム正孔スピン量子ビット 2×2配列、4量子ビット、ミリケルビン極低温 1〜4量子ビットの演算、GHZ状態生成 外部配線に依存する制御方式の大規模化
Nature 2025（実証済み） シリコンMOSスピン量子ビットとクライオCMOSの異種集積 約10万トランジスタのCMOS、100 mK級 汎用量子ゲート制御、アナログセル約20 nW/MHz 高負荷時の発熱管理、2量子ビット忠実度の定量評価
Nature Electronics 2021（実証済み） クライオCMOS制御回路 6制御セルを100 mKで測定 100 mVパルス時にセル平均18 nW 多数の制御セルと量子ビットの統合検証
UniQ 2026（研究計画） ゲルマニウム量子ビットと制御回路の一体設計 大規模アレイ、前段増幅器、信号分配回路の集積を構想 6年間の共同研究計画が採択 発熱抑制、素子均一性、量子ビット移動、誤り訂正への応用

AD

量子ビットを移動させ、配線と回路のスペースを確保する

チップ上に制御回路を組み込むには、量子ビットの周囲に配線やトランジスタを配置するためのスペースが必要になる。しかし、スピン量子ビット同士を直接相互作用させる場合、通常は数十ナノメートル程度の距離まで近づける必要があり、制御回路の配置と量子ビット間の接続が空間を奪い合う。この問題に対し、UniQでは量子ビットを量子ドット間で移動させる「シャトリング」技術を活用する。量子ビットを固定した位置で相互作用させるだけでなく、必要に応じて移動させることで、チップのレイアウトに自由度を持たせる狙いだ。

Veldhorst氏のチームは、電圧パルスによる量子ビットの操作方法を改良し、制御回路に要求される厳密なタイミング精度を緩和する技術を探る。パルスの時間制御に対する要求が緩やかになれば、Sebastiano氏が開発する極低温回路を小型化し、消費電力を抑えられる可能性がある。これにより、限られたチップ面積の中に、より多くの制御機能を組み込めるようになる。

量子ビットをアレイ内で移動させられれば、互いに離れた素子を接続しながら、間に配線や増幅回路を置くための空間も確保しやすくなる。さらに、量子ビット間の接続性が高まれば、論理量子ビット1個を構成するために必要な物理量子ビット数を減らせる誤り訂正方式を採用できる可能性がある。ただし、今回のUniQの発表では、具体的にどの誤り訂正符号を採用するのか、物理量子ビット数をどの程度削減できるのかといった定量的な目標は示されていない。

量子ビットのシャトリングについては、すでに有望な実験成果が報告されている。2024年に『Nature Communications』に掲載された論文「Coherent spin qubit shuttling through germanium quantum dots」では、ゲルマニウム量子ドット間でのスピン量子ビットのコヒーレントな移動が実証された。スピンの基底状態では312 μm、コヒーレントな重ね合わせ状態では9 μmの実効輸送距離が得られ、エコーパルスを利用することで後者は49 μmまで延びた。ただし、これらは少数の量子ドット間で繰り返し移動させた結果から求めた実効距離であり、同じ距離の物理的な伝送路を構築したことを意味しない。研究チームも、少数の量子ドットで得られた結果を、より高い均一性や精密な結合制御が必要になる長距離接続へ単純に当てはめることには慎重な見方を示している。

また、2025年に『Nature Nanotechnology』で発表された論文「High-fidelity single-spin shuttling in silicon」では、シリコン基板上で移動する電位の谷に電子を閉じ込めて運ぶコンベアモード方式により、累積10 μmの実効移動距離を200ナノ秒未満で達成し、平均99.5%のスピン状態忠実度を記録した。従来の量子ドット間を順番に移す方式と比べ、スピンのコヒーレンスが改善することも確認された。ただし、これはシリコン系での成果であり、UniQが中心に据えるゲルマニウム系でも同じ性能が得られるとは限らない。

こうした技術を一つのチップ上で組み合わせられるか検証するのが、Lieven Vandersypen氏のチームだ。UniQでは研究の初期段階から統合実験に取り組み、量子ビットの近くに置いた電子回路がもたらすノイズや、回路を通過する制御信号の変化を測定する。その結果をScappucci氏の材料開発やVeldhorst氏の量子ビット設計に反映し、改良と再評価を繰り返す。Vandersypen氏は、材料の改良によって量子ビットの制御を簡素化でき、その結果として制御回路も小さくできると説明している。材料、素子、電子回路を個別に最適化するのではなく、互いの制約を踏まえて改良することがUniQの中心的な研究手法となる。

6年間の研究で何を実証できるか

UniQが最終的に目指すのは、多数のスピン量子ビットを並べたアレイに、前段増幅器や信号分配回路を集積した量子プロセッサーチップの構築である。このチップを使い、量子ビットの接続構造や量子誤り訂正への応用可能性を検証する。さらに、完成した集積チップを基本単位として複数接続し、より大規模な量子プロセッサーへと拡張する構想も掲げている。

ただし、今回の発表では具体的な性能目標は明らかにされていない。集積する量子ビット数、チップの動作温度、許容する総消費電力、量子ゲートの目標忠実度、論理誤り率など、プロセッサーとしての性能を判断するための定量的な指標は示されていない。そのため、今後発表される成果については、単に量子ビット数が増えたのか、外部配線を削減できたのか、制御回路の動作中も高い忠実度を維持できたのか、あるいは誤り訂正の有効性まで実証できたのかを区別して評価する必要がある。

ERCの発表によると、2026年のシナジーグラントには全研究分野から957件の応募があり、48チームが採択された。採択率は約5%で、およそ20件に1件という競争率だった。採択されたプロジェクト全体には総額5億ユーロが配分され、1件あたりの平均助成額は約1,040万ユーロとなる。ただし、この平均額がそのままUniQに交付されるわけではなく、個別の確定助成額とは区別する必要がある。

2026年に学術誌『Nature Reviews Electrical Engineering』に掲載された総説「Spin qubits in semiconductor platforms」でも整理されているように、スピン量子ビットの実験技術を標準的な半導体CMOSの量産技術へと発展させるには、なお多くの課題が残されている。ミリケルビン領域での安定動作、特殊な材料積層構造、素子特性のばらつき、超低消費電力の制御回路との集積など、解決すべき問題は互いに密接に関係している。

UniQの特徴は、これらの課題を別々に解決しようとするのではなく、材料、回路、量子ビットの移動技術を一つのシステムとして設計する点にある。量子ビットの集積密度を高めるだけでなく、それらを実際に制御し、誤り訂正に利用できる構造へ発展させられるかが問われる。今後6年間にわたる研究の成果は、半導体スピン量子ビットが実験室の小規模な実証を超え、大規模な量子プロセッサーへと進むための技術的な可能性を判断する重要な材料となるだろう。