Foveros

Foverosは、Intelが開発した3Dチップスタッキング技術であり、複数の半導体ダイをシリコン基板を介して垂直方向に積層し、微細なTSV（シリコン貫通電極）で相互接続することを特徴とする。従来の平面的な2Dパッケージングでは限界に達していたチップ集積密度と信号伝送効率の課題に対応する先端パッケージング手法として位置づけられている。CPU、GPU、AIアクセラレータなど異なる機能ブロックを個別に最適化したプロセスで製造し、後工程で立体的に組み合わせるチップレット設計思想を支える基盤技術のひとつである。

概要

Foverosは、コンピュートダイとベースダイを積層構造でつなぐことで、モジュール単位の面積を抑えつつ機能密度を高めることを狙う技術である。IntelはEMIB（水平方向の高密度接続技術）と組み合わせることで、3D方向・2.5D方向双方の統合パッケージング戦略を展開しており、Meteor LakeやLunar Lakeなど近年のクライアントCPUで実用化が進んできた。

技術的位置づけ

半導体の微細化がムーアの法則の物理的限界に近づく中、チップを水平に縮小するのではなく垂直方向に積み上げる3D化は、業界共通の成長戦略として重視されている。競合ではTSMCのCoWoSがGPUやAIアクセラレータ向けの先端パッケージング市場で先行しており、IntelはFoverosおよびその発展技術であるEMIB-Tによってこの領域での競争力強化を図っている立場にある。

主要な動向

2026年6月には、HBM量産技術で知られるLee Seok-hee氏がSK hynixからIntelに転じ、先端パッケージング部門を率いる人事が明らかになった。これはEMIB-Tを軸にTSMCのCoWoS優位に挑む戦略の一環と位置づけられている。同時期には、AI向けチップの大型化に伴う基板反り問題への対応として、Intelがガラス基板の世界初量産をリオランチョ工場で目指す動きも報じられ、パッケージング技術全体の刷新が進んでいることがうかがえる。

また2026年4月には、次世代CPU「Nova Lake」において大容量キャッシュを実現する新たな3D積層技術の採用がリークで示唆され、AMDの3D V-Cache技術への対抗策として注目された。同月には18Aプロセスを採用した「Panther Lake」が発表されるなど、製造プロセスの微細化と先端パッケージングを両輪とするIntelの技術戦略が具体化している。一方で2026年6月には、Arrow Lake世代の製造をTSMCへさらに委託拡大する方針も明らかになり、自社製造能力と外部委託を併用する現実的な事業運営が続いていることも示された。これらの動きは、Foverosを含む先端パッケージング技術がIntelの製品戦略とファウンドリ事業双方の中核に位置づけられていることを裏付けている。