半導体製造の覇権奪還を目指すIntelが、自らの命運を賭けた壮大なロードマップと、それを実現するための過酷な内部改革を明らかにした。CEOであるLip-Bu Tan氏は、1.4nmクラスの次世代プロセス「14A」の開発が順調であることを強調すると同時に、2030年代の主導権を見据えた「10A」および「7A」プロセスの前倒し開発に着手したことを宣言した。TSMCの独走を阻むための長期戦略が、急速に具体化しつつある。
しかし、技術的な野心以上に業界の注目を集めているのは、同社が推進する「自己否定」とも言える組織改革だ。「最初のテープアウト（A0）から次の修正（B0）で直ちに量産へ移行し、それを超える再設計が発生した場合は担当責任者を解雇する」という、従来のIntelでは考えられなかった苛烈な人事方針が導入された。遅延と設計変更を繰り返してきた長年の開発体質を「光速」の意思決定とフラットな管理体制へ強制的に移行させる、背水の陣での挑戦が始まっている。
Intel 14Aプロセスの開発スケジュールとPDKロードマップ
Intelが掲げる「5年で5つのプロセスノード（5N4Y）」の先にある真の勝負が、いよいよ幕を開ける。1.4nmクラスの最先端プロセス技術である「14A」は、同社がファウンドリ事業で独立した存在感を示すための防衛線であり、その開発スピードと進捗を測る設計キットの顧客提供スケジュールは、大口顧客の信頼を勝ち取るための最大の指標となる。
PDK 0.9の提供時期と量産の目標
Intelは1.4nmクラスの最先端半導体製造技術である14Aプロセスの開発を計画通りに進めている。IntelのCEOであるLip-Bu TanがJ.P. Morganの投資家カンファレンスで言及した計画によると、同社は2026年10月に外部顧客向けの開発設計キットであるPDK 0.9 of 提供を開始する予定である。このPDK 0.9は、プロセスの完成度を高め、顧客が実際の量産仕様に準拠したIC設計を開始するための開発の進捗を示す大きな節目となる。Lip-Bu Tanはこのバージョンを14Aにおける「Holy Grail」と呼び、開発の重要な節目として位置づけている。
14Aプロセスのロードマップによれば、Intelは2028年にリスク生産を開始し、2029年に本格的な量産へ移行する目標を掲げている。これは競合であるTSMCが計画している1.4nmクラスのA14プロセスの量産時期とほぼ一致する。両者は次世代の微細化市場で直接競合することになるが、Intelは独自のアーキテクチャや製造スケジュールを提示することで、Appleをはじめとする大口顧客の獲得に向けた協議を進めている。
PDK 0.5による実用的な評価
Intelはすでに2026年初頭にPDK 0.5を外部顧客に提供している。顧客はこの初期段階の設計キットを用いることで、テストチップを試作し、歩留まりやトランジスタの電気的特性を検証することが可能となっている。PDK 0.5は量産前の基礎的な動作確認を行うためのツールであり、顧客に対してIntelの製造プロセスの可能性を示す判断材料となっている。
初期段階のPDKを提供し、続いて量産に近いPDK 0.9を投入することで、開発パートナーとの連携を段階的に深めることができる。内部のビジネス部門には外部提供に先駆けてPDK 0.9を提供し、パイプラインの調整や品質の担保を先行して行う。これにより、外部顧客が設計を開始する時点で、プロセス上の不具合を最小限に抑える体制を整える。
技術的な差異化と露光装置のエコシステム
1.4nmクラスの微細化競争において、Intelは他社との技術的な差異化と製造エコシステムの確立を急いでいる。次世代露光装置の早期導入や独自の電源供給技術が、その競合力となる。
High-NA EUV露光技術の導入
Intelの14Aは、ASMLのHigh-NA EUV露光装置を量産工程に導入する最初のプロセスノードの一つである。この新型露光装置の導入により、微細な回路パターンの転写精度が向上し、従来の露光技術では困難であった超微細パターンの形成が可能となる。High-NA EUVの導入は、半導体の集積度と電力効率を大幅に高める要素として位置づけられている。
High-NA EUVの適用には、新たな感光材やマスクといった周辺材料の刷新が伴う。Intelは装置メーカーや関連パートナーと密接に連携し、この新しいエコシステムの立ち上げに注力している。ASMLのCEOであるChristophe Fouquetは、High-NA EUVを用いた最初のテストチップが数ヶ月以内に登場する見込みであると説明しており、製造エコシステムの立ち上げが最終段階に入っていることを示している。
TSMC A14プロセスとの比較
競合であるTSMCのA14プロセスも1.4nmクラスの技術であるが、Intelの14Aは裏面電源供給を採用する点で差別化を図っている。この電源供給方式は、高負荷な演算を行うデータセンター向けプロセッサにおいて電力効率と性能を向上させる効果がある。Intelはこれを設計上の強みとして提示し、サーバー向けプロセッサ市場での優位性を確保する狙いがある。
TSMCは開発から量産への移行にあたり、当初から高い歩留まりと生産能力を確保する体制を強みとする。一方でIntelは開発ファブでの初期生産から徐々に拡大するアプローチをとるため、量産開始後の立ち上げ速度が今後の評価を左右することになる。両社の量産アプローチの違いは、ファウンドリ事業全体の採算性や顧客満足度にも直接的な影響を与える。
長期的なロードマップと競合優位性
ファウンドリ事業の成功には、直近のプロセス開発にとどまらず、将来にわたる長期的な製品計画が求められる。2030年代を見据えたロードマップの提示が、顧客との長期的な信頼関係の基礎となる。
10Aおよび7Aプロセスの戦略的重要性
Lip-Bu Tanは、14Aに続く次世代プロセスノードとして、10A（1.0nmクラス）および7A（0.7nmクラス）の開発にすでに着手したことを明かした。ファウンドリ事業において、顧客は単一の世代のほかに、将来のロードマップも評価して取引を決定するため、長期的な見通しを示すことがビジネス構築において欠かせない。Intelは2030年代を見据えたロードマップを示すことで、顧客企業との長期的なパートナーシップを維持する方針である。
TSMCは1.0nmクラスのA10を2031年までに、0.7nmクラスのA7を2034年までに実用化すると推定されている。Intelが今から10Aや7Aの開発を進める背景には、競合ロードマップへの対抗と、顧客に対する技術的継続性の保証がある。早期の開発着手は、次世代トランジスタ構造や新材料の選定において有利に働く。
サブ1nm世代への展開
10Aや7A世代でも、14Aで確立されるHigh-NA EUV技術が発展的に利用される見通しである。微細化が限界に達しつつある中で、新世代の露光装置と材料技術を融合させることが今後の性能向上の鍵となる。Intelは先行して導入したHigh-NA EUVの知見を活かし、次世代プロセスの立ち上げ期間を短縮する計画である。
TSMCなどの他社もサブ1nm世代への投資を強化しており、次世代プロセス市場の主導権争いはすでに2030年代半ばまでを見据えた長期戦に突入している。顧客企業にとっては、どのファウンドリが最も安定してロードマップを実行できるかが選択基準となる。Intelは技術開発を進めると同時に、それをスケジュール通りに提供する実行力を示す必要がある。
先端パッケージング技術とサプライチェーンの課題
プロセスの微細化に加え、複数の半導体を高密度に統合するパッケージング技術が製品の性能向上に欠かせない。しかし、需要の急増に伴う部材不足など、サプライチェーンの管理体制も試されている。
EMIBやFoverosといったパッケージング技術
Intelは自社の強みとして、微細化プロセスだけでなく先端パッケージング技術を挙げる。EMIBやFoverosといった独自技術を組み合わせることで、異なる機能を持つ半導体チップを高密度に統合することが可能である。これにより、単一のシリコンダイに依存しない柔軟なチップ設計を実現し、製造コストの抑制と性能の両立を図る。
加えて、2030年までに実用化を目指すガラス基板の開発にも資金を投じており、従来の有機基板を超える電気的特性と物理的安定性を確保する取り組みを進めている。ガラス基板は、大面積のパッケージにおいて歪みを抑え、高速信号伝送を可能にする次世代技術として期待されている。パッケージング技術でのリードは、先端プロセスにおける劣勢を補う要因となる。
基板の供給不足への対応
AI向け半導体の需要が急増するなか、パッケージング用の基板供給が不足する事態が発生している。この供給制約に対応するため、Intelでは一部の顧客が基板の供給枠をあらかじめ確保するために前払いを行う状況が生じている。基板不足は製品出荷のボトルネックとなり得るため、安定した部材調達がファウンドリの信頼性を左右する。
ファウンドリとして安定した供給体制を構築することは、最先端プロセスの開発と同等に重視される要素となっており、サプライチェーンの強化が急務となっている。Intelは自社内でパッケージングまで一貫して提供できる垂直統合型の強みを活かし、外部調達への依存を減らすことで安定供給を担保する。この供給安定性は、競合に対する大きな差別化要因となる。
組織内部の管理体制と開発文化の刷新
技術的な優位性を確立するためには、それを支える社内の組織体制や開発プロセスの見直しが欠かせない。CEOであるLip-Bu Tan主導のもと、これまでの悪習を廃止する厳しい文化改革が進められている。
迅速な意思決定プロセスの構築
Lip-Bu Tanはファウンドリ部門の再建に向けて、組織の意思決定スピードを向上させ、管理体制をフラットにすることを目指している。従来の複雑な指揮系統を整理し、迅速な実行を促す体制へと改める。これにより、顧客からの要求に対するフィードバックやトラブル発生時の対応速度を向上させる。
意思決定の迅速化は、開発スケジュールの遵守と品質管理の双方において、市場での競争力を高めるための基盤となる。「新しいIntel」を構築するためには、技術力の向上に加え、組織としての俊敏性を回復することが必要であるとLip-Bu Tanは指摘している。
A0からB0への設計変更制限
過去のIntelでは、設計変更（ステッピング）を何度も繰り返したことで開発の遅延や製品の計画中止が多発していた。これに対し、Lip-Bu Tanは最初のテープアウトであるA0から、次の修正段階であるB0で直ちに量産へ移行するという厳格な規則を導入した。B0を超える再設計が必要になった場合、担当責任者が解雇されるという厳しい人事方針が伴う。
この方針は当初、社内で冗談として受け止められていたが、実際に適用されることが明らかになり、開発チームの緊張感を高めている。B0ステップ内での量産移行を義務付けることで、初期設計の精度向上と開発プロセスの効率化が強制される。この文化的な刷新により、スケジュール通りの製品出荷を確実にする。
戦略的人材の招聘と財務目標の達成
技術の確立と組織改革を進める一方、生産効率の改善と財務の安定性を確保することが事業継続の条件となる。外部人材の起用と明確な数値目標の設定により、採算性の高いビジネスモデルの構築を目指す。
歩留まり改善に向けたSean Hanの起用
生産効率と歩留まりの改善に向けて、IntelはSamsung Electronicsのファウンドリ部門で実績を持つSean Hanを招聘した。外部から専門性の高い人材を迎え入れることで、技術チームの強化と生産プロセスの適正化を図る。Sean Hanの起用は、競合他社での量産ノウハウをIntelのラインに注入する狙いがある。
歩留まりの向上は製造コストの削減に直結するため、外部ファウンドリ顧客からの信頼を獲得する上でも欠かせない要素である。Intelは自社の製造技術を標準化し、顧客の設計がそのまま高い良品率で生産できる環境を整える必要がある。この技術的改善に、外部の知見を活かす方針である。
財務指標Rule of 45の導入
財務面において、IntelはRule of 45と呼ばれる指標の達成をターゲットに設定している。これは売上高成長率と営業利益率の合計を45%以上に維持する財務方針であり、企業の収益性とキャッシュ創出力を高めることを目的としている。ファウンドリ事業の黒字化と、最先端設備への投資資金の確保を両立させるための指標となる。
先端プロセス開発への多額の投資を支えるためには、ファウンドリ事業そのものが高い収益性を持つビジネスとして自立する必要がある。Intelは構造改革とプロセス改善を通じてコストを削減し、高付加価値な先端ファウンドリサービスを提供することで、この財務目標の達成を目指している。
