High-NAリソグラフィ

High-NAリソグラフィは、極端紫外線（EUV）露光装置の開口数を従来型より高めることで、より微細な回路パターンを単一の露光工程で形成できるようにした次世代の半導体微細加工技術である。ASMLが装置開発を主導し、Intelなど一部の最先端ファウンドリが早期導入を進めている。従来のEUV露光では複数回の露光を重ねる必要があった微細パターンを、High-NA EUVでは一括で形成できる点が特徴とされる。

概要

High-NAリソグラフィは、1nm台やそれ未満の半導体プロセスノードを実現するための鍵となる技術として位置づけられている。ASMLが開発する「TWINSCAN EXE」シリーズがその代表的な装置群であり、開口数を高めることで解像度を向上させ、微細な回路線幅の露光を可能にする。IntelやTSMCなど最先端の半導体製造企業は、このHigh-NA EUV露光技術を自社の次世代プロセス開発計画に組み込んでおり、業界全体の技術競争の焦点の一つとなっている。

技術的位置づけ

半導体の微細化がナノメートル未満の領域に近づく中、従来型EUV露光装置では複数回の露光やマルチパターニングによって微細な構造を形成する必要があり、コストと工程数の増加が課題となっていた。High-NAリソグラフィは、この課題に対して単一露光での微細パターン形成を可能にすることで、製造プロセスの効率化を狙う技術として注目されている。特にIntelは、14Aプロセスなど1nm台以降の開発においてHigh-NA EUVを競合との差別化要素の一つとして位置づけている。

主要な動向

2026年6月には、Intelのファウンドリ部門であるIntel Foundryが、ASML製の第2世代High-NA EUV露光装置「TWINSCAN EXE:5200B」の受け入れテスト完了を発表した。これは研究開発段階から量産段階への移行を見据えた重要な節目であり、2027年の量産開始に向けた進展として報じられた。同時期にIntelは、1.4nmクラスの「14A」プロセスに続き、2030年代を見据えた「10A」および「7A」プロセスの開発にもHigh-NA EUV露光技術の活用を計画していることを公表し、裏面電源供給技術と組み合わせて競合との差別化を図る方針を示した。

一方、TSMCは2025年第4四半期に2nmプロセスの量産を予定通り開始し、1.4nmプロセス「A14」の開発計画を加速させていると報じられている。TSMCは2028年後半のA14本格量産、2029年のサブ1nm世代「A10」試験生産を目標としており、Appleは自社の半導体ロードマップにおいてTSMCのA16世代を経ずにA14へ直行する戦略を採ることが伝えられている。こうした最先端ロジック半導体の微細化競争の中で、High-NA EUV露光装置の導入時期や量産適用範囲は、各社の技術優位性を左右する要素として注目されている。

また、AI向け半導体需要の拡大に伴い、広帯域メモリ（HBM）の生産拡大を目的としたEUV装置の需要も増加しており、ASMLの装置供給がロジック向けとメモリ向けの両方で重要性を増している。こうした需給構造の変化は、High-NA EUV装置の供給計画やファウンドリ各社の投資判断にも影響を与える要因として捉えられている。