半導体業界の巨人TSMCが開発を進める次世代プロセス技術のウェハー価格の新情報は、次世代の電子機器の更なる値上がりを示唆する物だ。まもなく量産が開始される2ナノメートル（nm）プロセスに続き、さらにその先に見据える「オングストローム時代」のプロセスでは、ウェハー1枚あたりの価格が4万5000ドル（約675万円、1ドル=150円換算）に達する可能性があるという。Apple、Qualcomm、MediaTekといった業界の巨頭がこぞって次世代チップ採用を狙う中で、この超高額化はチップ開発競争にどのような影響を与えるのだろうか。
加速する微細化競争：2nmプロセスから見えるTSMCの戦略と顧客の動向
TSMCの2nmプロセス（N2）は、2025年後半の量産開始に向けて準備が着々と進められている。すでに業界の主要プレイヤーたちが、この最新鋭技術の採用に名乗りを上げている。
台湾メディア工商時報によると、主な初期顧客としては、高性能コンピューティング（HPC）分野を牽引するAMD、スマートフォン向けSoC（System on a Chip）で覇を競うMediaTek（既にテープアウト間近と発表）、そしてモバイル業界の巨人であるAppleとQualcommが名を連ねる。特にAppleは、iPhone 18（仮称）に搭載されるであろうA20/A20 Proチップや、Mac向けのM6チップ（仮称）での採用が噂されている。Qualcommも、次世代のSnapdragon 8 Eliteプラットフォーム（仮称、Snapdragon 8 Gen 4 Eliteなどの名称が考えられる）で追随すると見られる。
この2nmチップの開発には莫大なコストがかかる。サプライチェーンの情報によれば、1つの2nmチップを設計し、実際に製造に至るまでの総コストは、なんと7億2500万ドル（約1087億円）にも上るという。そして、肝心のTSMCによる2nmウェハーの提供価格は、1枚あたり約3万ドル（約450万円）に設定される見込みだ。この価格帯でも、需要は旺盛で、TSMCは年末までに月産3万枚の生産能力を目指しているという。工商時報は、2nmプロセスの初期の新規設計案件（新流片数）が、同期の5nmプロセスと比較して4倍に増加していると報じており、先端技術への渇望がいかに強いかを物語っている。
さらに、クラウドサービスプロバイダー（CSP）各社も、自社設計のAIアクセラレーターなどで2nmプロセスへの移行を計画している。Googleの第8世代TPU、Amazon AWSのTrainium 4、MicrosoftのMaia 300などが、2027年頃までにTSMCの2nmプロセスを採用すると予測されている。
1枚700万円弱？オングストローム世代の衝撃と「1.4nm」の可能性
2nmプロセスの喧騒が冷めやらぬ中、さらに未来の技術として注目されるのが「オングストローム（Å）時代」のプロセスだ。1オングストロームは0.1ナノメートルに相当し、半導体技術が原子レベルの領域に踏み込むことを意味する。
このオングストローム世代のプロセスについて、工商時報はウェハー1枚あたりの価格が4万5000ドルに達する可能性があると報じているが、2nmウェハーの3万ドルと比較して実に50%もの価格上昇になる。この1.4nmプロセスの生産開始時期については、最も早くて2028年頃との見通しが示されている。
現時点で、この1.4nmプロセスに関心を示している具体的な顧客名は報じられていない。当然ながら、各社の現在の焦点は、まず目前の2nmプロセスとその先のN2P（2nm Plus）、そして場合によってはN2X（2nm Extreme）といった2nmファミリーの技術に注がれているだろう。しかし、常に最先端を追求するAppleのような企業が、このオングストローム世代の最初の顧客となる可能性は高いだろう。AppleはこれまでもTSMCの最先端プロセスをいち早く採用し、製品競争力を高めてきた実績があるからだ。
なぜこれほど高価に？先端プロセス開発の「見えざるコスト」
これほどまでにウェハー価格が高騰する背景には、何があるのだろうか。それは、先端プロセス開発と製造にまつわる「見えざるコスト」の爆発的な増加である。
- 研究開発費の増大:
原子数個分の微細な回路を制御するには、材料科学、物理学、化学など多岐にわたる分野でのブレークスルーが不可欠だ。TSMCは年間数十億ドル規模の研究開発費を投じているが、微細化が進むほどその費用は指数関数的に増加する傾向にある。 - 製造装置の超高額化:
最先端プロセスに不可欠なEUV（極端紫外線）リソグラフィ装置は、1台あたり2億ドル（約300億円）以上とも言われる。さらに、次世代のHigh-NA EUV装置はそれを大幅に上回る価格になると予想されており、これらの設備投資がウェハー価格に反映されるのは避けられない。工商時報が伝えるように、先端プロセスの製造工程は2000ステップを超える複雑さを持ち、それぞれの工程で極めて高精度な制御が求められる。 - 新構造・新材料の導入:
2nmプロセスでは、従来のFinFET構造からGAA（Gate-All-Around）構造への移行が大きな技術的転換点となる。これによりトランジスタ性能は向上するが、製造の難易度は格段に上がる。さらにオングストローム世代では、さらなる新材料や構造（例えば2Dマテリアルの導入など）が検討されており、これらがコストを押し上げる要因となる。 - 歩留まり確保の困難さ:
プロセスが微細化するほど、わずかな欠陥も許容されなくなる。高い歩留まり率（良品率）を達成し、それを維持するためには、膨大なデータ解析と高度なプロセス制御技術、そして熟練したエンジニアの経験が必要となる。これもまた、コストに直結する。
これらの要因が複合的に絡み合い、結果としてウェハー価格は上昇の一途をたどっているのだ。
価格高騰がもたらす半導体業界への地殻変動
この前例のないウェハー価格の高騰は、半導体業界の構造に大きな変革をもたらす可能性がある。
- 「トップ企業限定」の技術:
もはや、最先端プロセスは体力のある一部の巨大テック企業だけが利用できる「特権的技術」となりつつある。これにより、企業間の技術格差はさらに拡大する可能性がある。 - チップ開発コストのさらなる増大と製品価格への転嫁:
ウェハー価格の上昇は、チップ単体のコスト増に直結する。これが最終製品の価格にどこまで転嫁されるのか、あるいは企業が利益を削って吸収するのかは、市場の注目点となるだろう。特にスマートフォンやPCなど、価格競争の激しい分野では難しい舵取りが迫られる。 - 中小ファブレス企業の挑戦:
限られた資金で開発を行う中小のファブレス半導体企業にとって、最先端プロセスへのアクセスはますます困難になる。彼らは、成熟したプロセスノードでのニッチ市場開拓や、設計の工夫による付加価値創出といった戦略をより一層強化する必要に迫られるかもしれない。 - カスタムチップ（ASIC）開発の加速:
Google、Amazon、Microsoftといった巨大IT企業は、自社サービスに最適化されたカスタムチップの開発を加速させている。彼女たちにとっては、汎用品では得られない性能や効率性を追求するため、高価な最先端プロセスを採用するインセンティブが働きやすい。TSMCにとっても、こうしたASIC開発のトレンドは大きなビジネスチャンスとなる。 - TSMCの市場支配力と収益性のさらなる強化:
競合他社が追随困難なレベルで技術的リーダーシップを維持することにより、TSMCの市場における価格決定力はさらに強まるだろう。TSMC自身も、AIアクセラレーター関連の売上高が2024年から5年間で年平均成長率40%台半ば（mid-forties）に達すると予測しており、先端プロセスがその成長を牽引する。
単なるコスト増ではない、技術的優位性の「対価」
このウェハー価格の高騰を、単なる「コスト増」として捉えるのは表層的かもしれない。これは、TSMCが提供する圧倒的な技術的優位性、長年の経験に裏打ちされた製造ノウハウ、そして強固なサプライチェーンとエコシステム全体に対する「対価」と見るべきだろう。
最先端技術を求める企業にとって、この価格は他社に対する明確な競争優位性を確保するための「投資」である。特にAI（人工知能）の進化が社会のあらゆる側面を変革しつつある現在、その頭脳となる高性能半導体の重要性はかつてなく高まっている。より高速で、より電力効率に優れたチップを他社に先駆けて市場に投入できるならば、そのアドバンテージは数十億ドルの開発費や高価なウェハー価格を補って余りあるものになる可能性がある。
しかし、この状況はいくつかの問いも投げかける。これほどのコストをかけて追求される技術的進歩は、果たして社会全体にどのような便益をもたらすのか。一部の巨大企業による技術独占が進むことで、イノベーションの多様性が損なわれるリスクはないのか。また、地政学的なリスクやサプライチェーンの脆弱性、そして持続可能性といった観点も、今後の半導体戦略においてますます重要になるだろう。
TSMCの魏哲家（C.C. Wei）会長は、まもなく開催される株主総会で、下半期の半導体景気、海外投資戦略、そして関税や為替変動が経営に与える影響などについて、新たな見解を示すものと期待される。その発言の中に、この「価格新時代」を乗りこなし、さらなる成長を目指すTSMCの戦略の一端が垣間見えるかもしれない。
Source
