中国・上海の半導体スタートアップ、东方算芯（DFSX）は2026年7月13日、AIアクセラレータ「DF1000」を発表した。ロジックの横に外付けHBM（High Bandwidth Memory）を並べる一般的な構成を採らず、DRAMとロジックをウエハーレベルで直接積層する。14nmで520TFLOPSのBF16演算性能と6.4TB/sのメモリ帯域を掲げ、先端プロセスと輸入HBMの制約をパッケージと計算アーキテクチャの両方からかわそうという設計だ。
同社が「Infinity Chiplet 3.5D+」と呼ぶ技術も同時に披露された。ただし、DF1000で製品化した3D近存計算と、複数の計算チップレットへ広げる3.5D+構想は同じ段階にない。公称帯域は高いが、製品評価に要る基本仕様、量産性、実アプリ性能の開示が足りない。
6.4TB/sと900GB/s、H200比較の読み方
DF1000の公表仕様は14nm、BF16で520TFLOPS、メモリ帯域6.4TB/sである。カード間のScale-up帯域は900GB/sだ。东方算芯はDF1000をソフトウェア定義の近存計算3Dチップと説明し、OAM 2.0準拠のアクセラレータカードとして大規模モデルの学習と推論に対応するとしている。
比較対象として挙げられるNVIDIA H200 SXMは、141GBのHBM3eを4.8TB/sで接続し、NVLink帯域は900GB/sだ。最大TDPは700Wである。DF1000の公称メモリ帯域はH200より33.3%高く、Scale-up帯域は同じ数字になる。少なくとも、14nmだからデータ供給も遅いとは限らないことを示す仕様である。
| 項目 | 东方算芯「DF1000」 | NVIDIA H200 SXM |
|---|---|---|
| BF16演算性能 | 520TFLOPS | 1,979TFLOPS（疎性あり） |
| メモリ帯域 | 6.4TB/s | 4.8TB/s |
| Scale-up帯域 | 900GB/s | 900GB/s |
| メモリ容量 | 非開示 | 141GB |
| 最大TDP | 非開示 | 700W |
この表から総合性能の優劣は決められない。NVIDIAのBF16値は疎性を使う条件が明記される一方、DF1000の520TFLOPSには同じ比較条件が示されていない。さらに东方算芯が披露したLlama 3 70Bなどの社内測定値には、バッチサイズと入出力長がない。精度や同時実行数も不明で、消費電力と比較システムも示されていない。6.4TB/sは強い数字だが、どれだけのデータを保持し、何ワットで、実際のモデルを何トークン処理できるかは別に測る必要がある。
HBMを横から外し、DRAMをロジックの上へ
HBMも複数のDRAMダイをTSV（Through-Silicon Via、シリコン貫通電極）で積む3Dメモリである。現在のAI GPUでは、そのHBMスタックをロジックの横に置き、シリコンインターポーザーを介して広いI/Oでつなぐ2.5D構成が主流だ。DF1000が変えたのは3D化の有無ではなく、メモリと演算器の置き場所である。
东方算芯の公式説明では、DRAM層とロジック層をバンプなしのハイブリッドボンディングで垂直接続する。接続ピッチは従来の数十µmからサブµmへ縮まり、短く密な配線で帯域密度を上げられる。同社は同容量のHBMに対して5倍超の帯域を主張するが、DRAM容量、積層数、比較したHBM世代は明かしていない。この倍率より、6.4TB/sという製品単体の公称値を評価の起点にする方が安全だ。
演算側は、用途ごとにハードウェア資源と接続経路を組み替える「ソフトウェア定義チップ」で支える。东方算芯の会長兼CEOである魏少軍が清華大学で以前から提唱してきた再構成可能アーキテクチャで、Tensor Tileを単位とする非同期データフローにより、計算とデータ移動を重ねて実行する。微細化でトランジスタを増やす代わりに、既存資源が待つ時間を減らし、14nmから引き出す実効性能を増やす狙いである。
3D近存計算とInfinity Chiplet 3.5D+は別段階
DF1000で製品ページまで公開されたのは、DRAMとロジックを縦積みした単体チップとOAM 2.0カードだ。Infinity Chiplet 3.5D+は、その近存計算スタックを複数の計算チップレットへ拡張する东方算芯独自の呼称である。業界共通のパッケージ規格名として扱うべきではない。
構想の勘所は、外付けHBMが占めていた二つの資源を空けることにある。一つはパッケージ上の面積で、同じ外形により多くの計算チップレットを載せられる。もう一つはロジック側のI/Oであり、HBM接続に割いていた領域をチップレット間リンクへ回せる。計算器のすぐ上にある3D DRAMがローカルなデータ供給を担い、横方向の接続は複数チップのScale-upへ集中させる発想だ。
ただし、発表会で示されたのは構成上の利点であり、Infinity Chiplet 3.5D+のダイ数、接続方式、パッケージ寸法は公表されていない。製造時期と採用製品も不明だ。DF1000の6.4TB/sを、そのまま複数チップレットへ線形に広げられるとも限らない。現行製品の3D DRAMと、将来のマルチチップ構想を分けて読む必要がある。
全国产供給網の価値は、規制より量産で決まる
东方算芯が外付けHBMを外す理由には、設計効率に加えて調達がある。米商務省産業安全保障局（BIS）は2024年12月2日、中国の先端半導体能力を制限する措置としてHBMを新たな輸出管理の対象に加えた。規制は米国原産品に加え、先端計算の外国直接製品規則に該当する一部の外国製HBMにも及ぶ。中国でAIアクセラレータを継続供給する企業にとって、メモリ調達を国内へ移す動機は明確だ。
DF1000について、东方算芯はウェハー製造からパッケージング・テスト、サーバー、クラスタまで中国国内の供給網で構成したと説明している。公式サイトにはDF1000カード、64カードの「拓域TY64」、サーバー・クラスタの製品ページがあり、CAAPソフトウェアスタックの文書も公開された。発表会では8カードのモジュールから最大512カードの構成まで披露された。単体ダイで終わらず、導入形態まで用意する姿勢は確認できる。
一方、公式のTY64ページは同製品を現在の重点研究開発対象と記している。DF1000の製造ファウンドリ、DRAM供給元、ハイブリッドボンディングを担う企業は公表されていない。月産量、価格、顧客名も不明だ。製品ページと問い合わせ窓口があることは、安定した量産出荷や大規模運用の証明にはならない。供給網の自立性は、構成企業と生産量が見えて初めて評価できる。
各ダイ90%でも2層は81%、積層歩留まりの壁
ハイブリッドボンディング自体は未知の工程ではない。2026年1月のIEEE Hybrid Bonding SymposiumでAdeiaが示した整理では、ウエハー同士を接合するイメージセンサーと、単層のメモリ・オン・ロジックはすでに量産へ入っている。だが、多数のダイを積む用途では量産採用に至っておらず、反りや欠陥を抑えながら接合歩留まりを維持する作業が残る。
魏少軍は界面新聞の取材に対し、各ダイの歩留まりが90%なら2層を組み合わせた歩留まりは81%になると説明した。これはDF1000の実測値ではなく、積層数とともに良品率が下がることを示す仮定例である。サブµm接続の帯域上の利点と、量産時に良品を取り出せる割合は切り離せない。
次世代DF2000について、东方算芯は2026年第4四半期にBF16で1000TFLOPS、15TB/s、Scale-up 1600GB/sを掲げる製品を投入する計画だ。DF3000は2027年第4四半期に2000TFLOPS、20TB/s、3200GB/sへ引き上げるとしている。どちらも現時点では計画値である。
DF1000が示したのは、先端プロセスとHBMが限られても、演算器へのデータ供給を設計し直せば別の性能曲線を描けるという可能性だ。DF2000を投入する計画の2026年第4四半期までに、メモリ容量とTDP、積層歩留まりが開示されるか。同一条件のモデル性能と実顧客での稼働まで確認できれば、この設計が制約下の代替案から再現可能な製品技術へ進んだと判断できる。