1968年、Gordon MooreとRobert NoyceがIntelを創業したとき、同社の製品はメモリしかなかった。1970年に商用DRAMを世に出し、1980年代前半までIntelはメモリ企業だった。そのIntelが1985年、日本メーカーの圧倒的な量産攻勢の前にDRAM事業からの撤退を決断する。当時、日本のDRAM生産シェアは世界全体の90%に達しており、Intelにとってメモリは「負け戦」の代名詞になった。

この撤退は、半導体業界の経営学において長らく「正しい判断」として語られてきた。メモリはコモディティであり、差別化が難しく、価格競争に巻き込まれる。Intelがマイクロプロセッサに経営資源を集中したことで、x86アーキテクチャという巨大な堀が生まれた。Stanford Graduate School of Businessのケーススタディにもなったこの意思決定は、「コモディティからは逃げるべきだ」という業界の常識を象徴する出来事だった。

それから40年。状況は反転した。

AIアクセラレータが要求する帯域幅が爆発的に増大し、高帯域メモリ（HBM）がすべてのAIチップのボトルネックになった。HBMはDRAM全体のビット出荷量のわずか約8%しか占めないのに、DRAM売上の約30%を稼ぎ出す。SK hynix、Samsung、Micronの3社が供給を寡占し、2026年のHBM生産能力は年初の時点でほぼ完売していた。Micronは16件の戦略顧客と5年間の長期供給契約を結び、その累積最低価格保証額は約1,000億ドルにのぼる。

Gartnerは2026年末までにDRAMとSSDの合計価格が130%上昇すると予測する。Tan自身も2026年2月のCisco Systems主催カンファレンスで「私の知る限り、緩和はない（There's no relief as far as I know）」と語り、主要メモリサプライヤーから「2028年まで緩和はない」と言われたことを明かしている。

メモリは、もはやコモディティではない。

AD

三つの布石が同時に揃った

Tanの発言が注目を集めるのは、言葉だけでなく、具体的な動きが並行して進んでいるからだ。2026年上半期だけで、Intelはメモリ関連の三つの重要なステップを踏んでいる。

第一の布石: XBM特許。 2024年12月26日に出願され、2026年7月2日に公開されたこの特許は、「cross-batch memory（XBM）」と名付けられた新アーキテクチャを記述する。従来のHBMがシリコンインターポーザー上にDRAMダイを積層し、1,024ビット幅の超広幅パラレルインターフェースでプロセッサと通信するのに対し、XBMはインターポーザーを完全に排除する。DRAMセル自体をバックエンド・オブ・ライン（BEOL）、つまりトランジスタ層の上の金属配線層に薄膜トランジスタとして作り込み、UCIe（Universal Chiplet Interconnect Express）規格のシリアルリンク（32 GT/s）でデータを送出する。各ダイは約1.5GBの容量を持ち、8段積層で12GB、16段まで拡張可能とされる。内蔵自己修復（BISR）機構とスペアチャネルを備え、積層時の歩留まり問題を設計段階で織り込んでいる。

第二の布石: ZAM共同開発。 2026年2月2日、IntelはSoftBankの子会社SAIMEMORYとZ-Angle Memory（ZAM）の商用化に向けた協力協定を締結した。ZAMは融合接合（fusion bonding）による9層積層構造で、各層間のシリコン基板を約3µmまで薄くすることでTSV抵抗を低減する。VLSI Symposium 2026で発表されたデータによると、帯域幅密度は約0.25 Tb/s/mm²、10GBモジュールあたり約5.3 TB/sに達する。これはHBM4の1スタックあたり約2 TB/sの2倍以上だ。データ移動あたりのエネルギー消費は0.7 pJ/bit未満。日本政府（METI）は最大38億円の補助金を拠出し、プロトタイプを2027年度、商用化を2029年度に目指す。

第三の布石: Seok-Hee Leeの採用。 2026年6月18日、IntelはLeeをIntel Foundryのエグゼクティブ・バイスプレジデントに任命した。Leeは2000年から2010年までIntelのPortland Technology Development部門で130nmから32nmまでのプロセス統合に携わり、3件のIntel Achievement Awardを受賞した人物だ。その後SK hynixのCEOとしてHBMの開発を主導し、さらに同社によるIntel NAND事業の買収（2020年）を率いた。つまり、Intelが最後にメモリ事業を手放したとき、それを買った側の責任者が、今Intelに戻ってきたのである。

指標 従来型HBM Intel XBM（特許段階） ZAM（SAIMEMORY共同開発）
インターフェース 1,024ビット幅パラレル（シリコンインターポーザー経由） UCIeシリアル 32 GT/s（インターポーザー不要） 融合接合TSV、Z軸方向直接接続
DRAMセル位置 フロントエンド（シリコン基板内） バックエンド・オブ・ライン（BEOL金属層） 従来型DRAMセル（接合方法が新規）
1スタックあたり帯域幅 HBM4で約2 TB/s 未公表（UCIe規格上限で動作） 約5.3 TB/s（10GBモジュール）
積層構造 8段または12段（マイクロバンプ接合） 8段（16段まで拡張可能） 9層（融合接合、層間シリコン約3µm）
実用化目標 量産中（HBM3E）、HBM4は2026年以降 2030年以降 プロトタイプ2027年度、商用化2029年度

「CPUの上にメモリを積む」という一言の重み

Tanはポッドキャストでこう語っている。「CPUとメモリ、積層で一緒にやれる方法はたくさんあると思う。メモリの新しいアーキテクチャも探りたい。メモリにはまだイノベーションが足りない部分がある。だから、本当によい領域だ（I think CPU and memory, I think there are a lot of ways we can really do stacking together. And also try to find some new architecture for memory. I think in some way the memory, a lot of innovation are not there. So, there is some really good area.）」

この発言は、修辞以上の重みを持つ。現在のAIアクセラレータでは、HBMスタックがロジックダイと同じパッケージ内に配置されている。パッケージングとメモリは、構造的にすでに一つの問題になっている。Intelがファウンドリ事業として先進パッケージング（Foveros、EMIB等）に投資していることを考えれば、メモリをパッケージ内に統合する技術的基盤は既に存在する。

XBM特許が記述するMemory-on-Package（MoP）構造は、まさにこの方向を指している。従来のMoPが300〜350µmのZハイト（高さ方向の厚み）を追加するのに対し、Intelの設計は「reversed overhang」構造でこれを削減し、スティフナー（反り防止部材）を不要にする。DRAMへの電源供給も電圧レギュレータから直接行う。パッケージ全体を小さく、安くする。これが実現すれば、メモリは「別に買って載せる部品」ではなく、「CPUの一部」として設計されることになる。

ただし、Tanは重要な留保も添えている。このプロジェクトがIntelの公式な戦略イニシアチブなのか、それとも彼が創業したベンチャーキャピタルWalden Internationalを通じた個人的な投資なのか、明示しなかったのだ。「まだ明かせる段階にない（We are not ready to unfold it）」という言葉は、野心の大きさと同時に、コミットメントの曖昧さも示している。

AD

200億ドルの弾薬と、100億ドルの赤字

2026年8月10日、Intelは当初150億ドルとしていた株式公募を200億ドルに増額し、1株あたり95ドルで価格決定した。純手取額は約197億ドル。資金使途は「一般的な企業目的（資本支出および運転資金を含む）」とされている。Tanのメモリ発言が公開された8月12日は、奇しくもこの公募のクローズ日と重なる。

Intelの2026年第2四半期決算は、売上高161億ドル（前年同期比25%増）、Data Center and AI部門は63億ドル（同59%増）と、約15年ぶりの高い成長率を記録した。一方で、ファウンドリ事業は2025年に100億ドル超の赤字を出しており、外部顧客の獲得はまだ道半ばだ。

メモリ事業への再参入には、少なくとも1棟のメモリ専用ファブ建設、競争力あるプロセス技術の開発、そしてSK hynixやSamsungが数十年かけて築いた製造歩留まりに追いつくための時間が必要になる。XBMがBEOL DRAMという未量産の技術に依拠している点、UCIeインターフェースがすでに規格上限の32 GT/sで動作している点も、技術的リスクとして残る。

三度目の正直か、四度目の撤退か

Intelがメモリに回帰しようとした試みは、今回が初めてではない。1990年代後半のRDRAM、2010年代の3D NANDとOptane（3D XPoint）。いずれも撤退で終わっている。Optane aloneで2016年から2020年にかけて累計約68億ドルの損失を計上した。

ただし、今回は構造が違う。Intelが狙っているのは、既存のDRAMやNANDを量産してSK hynixやSamsungと価格競争することではない。XBMとZAMはいずれも、既存のHBMが抱えるコスト構造（シリコンインターポーザー、マイクロバンプ接合、超広幅配線）を根本から作り替えるアーキテクチャ提案だ。競合の土俵に乗るのではなく、土俵そのものを変える試みである。

それでも、特許は製品ではない。ZAMのプロトタイプは2027年度、XBMの実用化は2030年以降とされる。その間にHBM4EやHBM5が登場し、SK hynixとSamsungもコスト削減技術（標準チップレット、UCIe、ファンアウトパッケージング）で対抗してくる。プラットフォーム互換性とソフトウェアエコシステムの壁も高い。現在のAIアクセラレータエコシステムはNVIDIAを中心にHBMアーキテクチャに最適化されており、代替メモリへの移行には業界全体の協調が必要になる。

Tanが「まだ明かせる段階にない」と言ったのは、慎重さの表れかもしれない。あるいは、まだ本当に何も決まっていないのかもしれない。DRAMを発明した企業が、41年ぶりにその領域を見つめ直している。三度目の挑戦が四度目の撤退になるかどうかは、今後2年間の具体的な投資判断が示すだろう。