AI半導体の設計競争は、もはやトランジスタの微細化だけでは語れない。高性能チップを機能させる「接合」の技術——先端パッケージングが、次の産業の覇権を決める戦場になりつつある。TSMCがCoWoS（Chip on Wafer on Substrate）という技術でその市場をほぼ独占する中、Intelが独自のアドバンテージを持ちながら量産規模に乗せられずにいたのが実情だった。
その状況を動かす人事が2026年6月18日、Intelのニュースルームを通じて発表された。SK hynix元CEOのLee Seok-hee氏（李錫熙）が、Intel FoundryのAdvanced Packaging・システム統合・バックエンド製造を統括するExecutive Vice Presidentに就任する。CEO Lip-Bu Tanへの直接報告ラインで、Intelがこの領域を最優先課題に位置づけたことを示すポジションだ。
Lee Seok-heeとはどのような人物か？IntelとSK hynixで半導体産業の転換点を作った技術者
Lee氏のキャリアは、半導体産業の地殻変動を二度体験した技術者の軌跡だ。ソウル大学で材料工学を修め、スタンフォード大学で博士号を取得した後、2000年代初頭にIntelへ入社した。当時のIntelは、130nmから90nm、65nm、45nm、32nmと、プロセス微細化の最前線を走っていた時代だ。Lee氏はプロセス統合部門でその開発に携わり、約10年間を同社で過ごした。
その後、韓国へ戻りKAISTで准教授として教壇に立った後、SK hynixに転じた。DRAM開発部門長、COOを経て、2018年末にCEOに就任する。このCEO在任期間（2018〜2022年）こそが、Lee氏の名を業界に刻んだ時期だ。
SK hynix CEO時代の最大の業績は、HBM3（第三世代高帯域幅メモリ）の覇権確立にある。HBMはDRAMチップを縦に積層し、シリコン貫通電極（TSV）で繋ぐ三次元構造を持つ。NVIDIA、AMD、Intelなどが開発するAI加速器にとって不可欠な存在だが、その製造過程で長年の障壁となっていたのが「アンダーフィル（下充填）」の工程だった。積層されたチップ間の隙間を樹脂で埋める作業は、工程の精度と速度に限界があった。
Lee氏はCEO時代に、MR-MUF（Mass Reflow Molded Underfill）という技術の実用化を主導した。従来のアンダーフィルを金型で一括成形する手法で、精度を保ちながらスループットを大幅に向上させた。この技術がHBM3の量産を可能にし、SK hynixをNVIDIAの主要HBMサプライヤーとして確立させた直接の要因となった。同時期にLee氏はIntelのNAND・SSD事業（現Solidigm）の約900億円規模の買収と統合も指揮した。
CEOを退いた後、SK Onのトップに転じたが、2026年5月末に健康上の理由で辞任。その3週間後にIntelへの転職が発表された。
IntelのAdvanced Packaging技術——EMIB・Foveros・EMIB-Tの仕組みと位置づけ
かつては一枚のシリコンウェーハに、すべての機能を詰め込むのが半導体設計の基本だった。しかし今日、高性能プロセッサやAI加速器は「チップレット」という考え方で設計される。CPUコア、メモリコントローラ、I/Oブロックといった機能ブロックをそれぞれ別々のシリコンダイとして製造し、後から一つのパッケージに統合するアプローチだ。異なる機能に最適な製造プロセスを使えること、歩留まりが向上すること、再利用性が高まることなどが利点として挙げられる。
この「バラバラに作って繋ぐ」工程が先端パッケージングだ。そして、どれだけ高速・高密度にチップ同士を接続できるかが、最終的なシステムの性能を左右する。
EMIB（Embedded Multi-die Interconnect Bridge）: Intelが独自に開発した2.5D接続技術だ。基板（パッケージ基板）の内部に、小さなシリコン片（ブリッジ）を埋め込む。ダイ同士の接合部分の下にだけブリッジが存在するため、高密度な相互接続を局所的に実現できる。シリコン貫通電極（TSV）を基板全面に設ける必要がなく、コスト効率が高い。Intelの「Ponte Vecchio」グラフィックスカードや「Meteor Lake」プロセッサに実装されている。
Foveros: こちらは3D積層技術だ。シリコンダイを垂直方向に積み重ね、TSVを通して上下のダイを直接接続する。平面方向の面積を抑えながら、短距離での高速接続を実現する。「Meteor Lake」や「Lunar Lake」プロセッサで採用されており、ロジックダイとベースタイルの積層に使われている。
EMIB-T（EMIB + Through Silicon Via）: EMIBとTSVを組み合わせた次世代技術で、Lee氏が量産化を担う最重要課題だ。HBM4クラスの帯域幅と電力供給を同一パッケージ内で実現し、2026年内の量産ファブ展開が予定されている。歩留まりは既に約90%に到達したとTom's Hardwareが報じており、量産段階への移行条件が整いつつある。
HBI（Hybrid Bonding Interconnect）: 銅と銅を直接接合する技術で、ハンダバンプを介さない分、接続密度が格段に高まる。次々世代の接続技術として開発が続いている。
TSMCのCoWoSと比較すると、EMIBの特徴は「ブリッジ基板」という考え方にある。TSMCのCoWoSは大型のシリコンインターポーザー（中間基板）の上にダイを並べる構造で、接続密度は極めて高いが、シリコンインターポーザー自体の製造コストとサイズに制約がある。対してEMIBは、接続が必要な場所にだけブリッジを埋め込む発想のため、スケーラビリティに優位性があるとされる。TSMCはCoWoSのレティクルサイズが業界最大であることを強調しているが、Intelはアーキテクチャの柔軟性で対抗する構図だ。
TSMCのCoWoS独占に対してIntelが突けるアドバンテージと課題
CoWoSが市場で圧倒的な地位にあることは数字が示している。TSMCは2026年末に月産11万5000〜14万ウェーハの規模を計画しており、それでも需要には追いつかないとみられている。NVIDIAをはじめとするAIチップ各社にとって、CoWoSの供給枠を確保することはここ数年、製品ロードマップ上の最大のリスク要因の一つだった。
Intelにとって、この需要逼迫は明確な商機だ。自社ファブを持ち、独自のEMIB・Foveros技術を開発済みの状況で、必要なのは「量産を確実に回せる体制」だった。CFOのDavid Zinsnerは、Advanced Packagingが年間10億ドルの売上と粗利率約40%を達成できる可能性があると示唆している。Intel Foundry全体が2025年通期で177億8000万ドルの売上に対して103億ドルの営業損失を抱える中、パッケージングは数少ない「収益の見える」部門だ。
技術的なアドバンテージとして挙げられるのは、Intelが製造ライン全体を自社で持つ点だ。フロントエンド（ウェーハ製造）からバックエンド（パッケージング・テスト）まで一気通貫で提供できることは、ファウンドリ顧客にとって供給リスクの分散になりうる。2026年4月に採用したSamsung Foundry元幹部のShawn Han氏がFoundry Servicesのゼネラルマネージャーに就任していることも、外部顧客獲得への組織整備が進んでいることを示す。
一方、課題も明確だ。IntelがEMIB技術を持ちながら量産規模の外部顧客獲得に苦戦してきた背景には、プロセスノード（18A等）の遅れが信頼性への疑念に繋がったことがある。Lee氏就任以前のFoundry幹部だったNavid Shahrar氏は37年間のキャリアを経て退職しており、体制の刷新が進む一方で、連続性をどう確保するかも問われる。
業界観測筋の一部は、Lee氏の人脈がSK hynixとIntelの新たなパートナーシップに繋がる可能性を指摘する。SK hynixのHBMとIntelのパッケージング技術の組み合わせは、理論上NVIDIAが求める次世代AI加速器の構成に合致する。ただし、これはLee氏個人のネットワークへの期待であり、実際の契約関係が生まれるかは別問題だ。
Lee就任が意味すること——なぜ今、なぜ彼なのか
Lip-Bu Tan CEOは就任声明でこう述べた。「先端パッケージングとシステム統合は次世代コンピューティングシステムの定義的な機能になりつつある。Lee氏は複雑かつ大規模な技術・製造組織を率いる深い専門知識を持ち、ロジック・メモリ・ネットワーキングを緊密に統合して高性能コンピューティングソリューションを構築するわれわれの能力を加速してくれる」
この声明の中に「ロジック・メモリ・ネットワーキングを緊密に統合」というフレーズが含まれていることは注目に値する。現在のAI加速器設計において最大の技術的課題の一つが、このロジック・メモリ間のインターフェース設計だ。HBMをGPUやNPUに接続するパッケージング工程は、単なる「組み立て」ではなく、熱設計・電力供給・信号整合性を含む総合的なシステム工学になっている。
Lee氏がSK hynixでMR-MUFを主導した経験は、まさにこの領域のものだ。HBMの量産障壁を突破したのは、個別の工程改良だけでなく、材料・プロセス・パッケージング設計を一体として捉えたシステム思考だったとされる。その知見が、EMIBとHBMを組み合わせるIntelのEMIB-T量産化に直接応用できる。
また、Lee氏がIntelに在籍していた2000年代前半の10年間は、同社の製造部門が世界でも有数の競争力を持っていた時代と重なる。現在のIntelが失いつつある「製造の信頼性」を取り戻すうえで、その時代を知る人物が内部で動くことの象徴的な意味も小さくない。Pat Gelsinger体制（2021〜2024年）が「プロセスノードの自社開発回帰」を最優先とした結果、18Aの歩留まり問題と顧客離れが顕在化した。Lip-Bu Tanが2025年に就任後に打ち出した方針は「ファウンドリ専業化と外部顧客獲得」を軸に置く。Lee氏の採用は、その戦略転換を体現する人事だ。
時系列を見ると、Lee氏のSK On退任（2026年5月末）からIntel EVP就任発表まで3週間しかない。交渉はSK On在任中から進んでいたことを強くうかがわせる。
先端パッケージングが半導体産業の次の戦場になる理由
半導体の性能向上を支えてきた「ムーアの法則」——トランジスタ密度が2年ごとに倍増する経験則——は、物理的な限界に近づきつつある。2nmや1.4nmといったプロセスノードへの移行は続くが、そのペースは過去と比べて鈍化しており、コストも急騰している。
その空白を埋めるのが、先端パッケージングによる「ダイ間の統合」だ。単一チップの性能を上げるのではなく、複数の専用チップを高密度に接合することでシステム全体の性能を引き上げるアプローチは、AI時代の半導体設計の主流になりつつある。NVIDIAのGrace Hopperスーパーチップ、AMDのInstinct MI300X、IntelのGaudi 3——これらはすべて、先端パッケージングなしには成立しない設計だ。
市場の規模感で見ると、CoWoSだけで月産10万ウェーハを超える需要を抱えており、供給が追いつかない状態が続いている。IntelのCFOが示した「パッケージング売上10億ドル・粗利率40%」という目標は、この市場において現実的な到達点として受け取ることができる。プロセスノードでのTSMC・Samsung追跡に大規模な投資を続けながら、パッケージングでは独自の技術的ポジションを持つIntelが、これを事業として確立できるかが問われている。
先端パッケージング市場がTSMCの独占から複数プレイヤーの競争へと移行するとすれば、それはAI半導体サプライチェーン全体にとって意味のある変化になる。Lee Seok-hee氏の着任は、その変化を現実のものにできるかどうかを問う実験の始まりだ。EMIB-Tの量産ファブ展開が2026年内に完了するかどうか、その結果が最初の答えになる。