TSMCが、IntelのEmbedded Multi-die Interconnect Bridge（EMIB）に似た先端パッケージ技術を開発しているという。The Informationが2026年7月30日、プロジェクトを直接知る2人の話として報じた。基板メーカーのKinsus Interconnect Technologyと協力しているとも伝えられているが、TSMCもKinsusもプロジェクトを公表していない。名称や構造、量産時期はまだ開示されていない。
この動きは、Intelのブリッジ型パッケージをTSMCがそのまま複製するという話では捉えきれない。TSMCのCoWoS-Lも、必要な場所に小さなシリコンブリッジを置いてダイ同士を結ぶからである。両方式を分けるのは、ブリッジをパッケージのどの層へ組み込み、その前後の工程を誰が量産するかだ。
2人の関係者が語った「Intelに似た技術」
The Informationの説明では、TSMCはIntelがすでに提供する方式に似た先端パッケージ技術を開発中であり、同紙はIntelとの競争を警戒する表れだと捉えている。Kinsusと協力しているとも報じられた。ただし正式名称は確認できず、現時点では固有の製品名として扱えない。
報じられたKinsusとの協力は、技術的な方向を読む手掛かりになる。同社はFCBGA基板をマイクロプロセッサやGPUに加え、ASICとFPGA向けにも供給し、微細ピッチと高多層数を自社の特徴に挙げる。もっとも、Kinsusが基板を供給するのか、工程開発や量産立ち上げまで担うのかは明らかになっていない。
報道から、RDLインターポーザーを完全に省くとも断定できない。基板メーカーとの協力は基板側の変更と整合するが、TSMCが公開していない層構成を決める根拠にはならないからだ。
CoWoS-Lはすでに局所シリコンブリッジを使う
TSMCの公式説明を読むと、CoWoS-LはEMIBと無関係な「全面インターポーザー方式」ではない。大面積のシリコンインターポーザーを使うCoWoS-Sに対し、CoWoS-Lはモールド型のRDLインターポーザーへLSI（Local Silicon Interconnect）を埋め込む。LSI内のサブミクロン銅配線が、SoC同士やSoCとHBMを必要な場所で高密度につなぐ。
最初の3.5倍レチクルのCoWoS-Lは2024年に量産へ入った。CoWoS-Sは2012年から量産され、現在は最大3.3倍レチクル、面積にして約2700平方mmのシリコンインターポーザーを収容する。より大きなAIアクセラレーターでは、TSMCはCoWoS-LまたはRDLで配線するCoWoS-Rを推奨している。
| 方式 | 局所的な高密度接続 | ブリッジ／配線を置く層 | 公開済みの段階 |
|---|---|---|---|
| TSMC CoWoS-S | 大面積シリコンインターポーザー | ダイと基板の間 | 2012年から量産 |
| TSMC CoWoS-L | LSIシリコンブリッジ | RDLベースの中間インターポーザー | 3.5倍レチクル品を2024年から量産 |
| Intel EMIB | 小型シリコンブリッジ | パッケージ基板内 | 2017年から量産 |
| 報道されたTSMC新方式 | Intel方式に似るとされる | 非開示 | 開発中との報道 |
つまり、未公表部分は「TSMCもシリコンブリッジを使う」という点ではない。既存のCoWoS-Lより基板へ近い場所にブリッジを置くのか、中間インターポーザーと組立工程をどう変えるのかにある。
EMIBはブリッジをパッケージ基板へ埋める
IntelのEMIBは、基板に設けたキャビティへ小さなシリコンブリッジを置き、誘電体と金属のビルドアップ層で組み込む。微細なマイクロバンプが必要なのはブリッジの周辺に限られ、ダイの残りの領域は粗いバンプピッチを保てる。大面積シリコンインターポーザーを介さず、隣接するロジック同士やロジックとHBMを必要な場所で結ぶ設計である。
IntelはEMIBを2017年から量産し、電源供給を補うMIMキャパシター入りのEMIB-M、シリコンブリッジへTSVを通すEMIB-Tへ広げてきた。2026年のECTCで公表した研究デモでは、EMIB-Tで25µmのFLIバンプピッチ、120×120mmのパッケージ、9倍超レチクルの計算・メモリ用シリコンを示した。HBM4e向けは12Gb/s超、UCIeは64Gb/sとしている。
これらはIntelの研究発表値であり、特定顧客の量産製品でTSMCより優れると実測した数字ではない。それでも、EMIBが大型AIパッケージを対象とする技術開発へ進んでいることは分かる。実際の切り替えでは、パッケージの設計ルールを合わせ、HBMとの適合性を確かめる作業も要る。最大面積だけで採否は決まらない。
TSMCがEMIB-Tを歓迎する一方、Intelは量産網を拡張
TSMCのC.C. Wei CEOは7月16日の2026年Q2決算説明会で、EMIB-Tを競争上の脅威として問われた。Wei氏は、TSMCのパッケージ能力が顧客の成長を制限するほど逼迫していると認め、市場に選択肢が増えることを歓迎した。競合が後工程の負荷を引き受ければ、TSMC製ウエハーを製品へ載せやすくなり、同社の主力である前工程事業も伸ばせるという論理だ。
一方、Intelはブリッジの設計と並行して量産網を広げている。Amkorは2025年4月、Intelとの戦略提携により、韓国、ポルトガル、米国でEMIBの組立能力を拡大すると発表した。Intel社内の設備に加えて外部の組立拠点を用意できれば、顧客は技術と供給能力を一体で評価できる。
The Informationは6月、GoogleとNvidiaがIntelをバックアップ製造先として検討し、SK hynixも自社メモリがIntelの先端パッケージで確実に動くかを試していると報じていた。いずれも採用や量産を確定した話ではない。ただし、TSMCが歓迎していた「後工程の別ルート」が、顧客の検討・試験対象になり始めたことは分かる。
約1年の別プロジェクトと混同しない
TSMCは同じ7月16日の決算説明会で、ガラス基板やガラスコアに関する質問にも答えている。Wei氏によると、現在の主力はCoWoSであり、低コストの代替技術を基板ベンダーと開発中だ。パイロットラインは、顧客との生産に使える成熟度へ達するまで約1年を要するという。
この発言にはKinsusもEMIBも出てこない。2週間後に報じられたEMIB類似プロジェクトと同じものだとTSMCは確認しておらず、約1年という時期を新方式の量産予定へ移すことはできない。
新方式を評価できるのは、TSMCが断面構造と量産工程を示した後である。RDLインターポーザーを残すのか、Kinsusがどの層を製造するのか、顧客がCoWoS向け設計をどこまで変更せず移せるのか。これらが公表されれば、TSMCの開発が供給不足を埋める追加ラインなのか、EMIBと正面から競う新しい製品群なのかを見分けられる。
