Groqが次世代AIチップで、DRAMを縦に重ねる3D積層技術を検討していると、ZDNet Koreaが2026年10月20日に報じた。高速だが容量の限られるSRAMを中心に据えた設計から、より大きなメモリを使う方向へ踏み出す可能性がある。ただし、匿名の業界関係者に基づく報道であり、採用を決めた製品の発表ではない。現行のNVIDIA Groq 3 LPXにも、すでにラック単位で12TBのDDR5メモリがある。積層DRAMを加える意味は、容量を増やすことに加え、演算回路へデータを届ける経路をどう変えるかにある。
3DSの検討報道と、まだ見えない積層先
ZDNet Koreaの取材に応じた半導体業界の関係者は、Groqが次世代チップに3Dパッケージングを導入し、「従来のSRAMではなく、DRAMを積層する内容だ」と述べている。別の関係者も、大容量を求める市場の動きに沿った選択と分析した。いずれも匿名の証言で、GroqやNVIDIAが仕様を公表したという話ではない。
同記事が挙げたのは「3DS（3D Stacked Memory）」という方式だ。DRAMのダイ、つまり半導体の小片を垂直に積み、シリコンを貫く電極のTSVでつなぐ。ZDNetは、HBMもTSVを使う一方、今回の3DSは従来のDRAMインターフェースを維持しながら容量を増やすことに重点を置くと説明している。積層するという共通点だけで、HBMと同じ帯域を得られるとはいえない。
報道からは、DRAMを演算チップの真上に置くのか、SRAMをどこまで残すのかまでは分からない。次世代のメモリ容量や発売時期も明らかになっておらず、「SRAMを全面廃止する」と読み進めるのは早い。
また、GroqとNVIDIAの関係には区別が要る。Groqが2025年12月24日に発表した内容は、推論技術の非独占ライセンス契約と、創業者Jonathan RossらのNVIDIAへの移籍だった。その際、Groqは独立企業として運営を続け、GroqCloudも継続すると説明している。会社全体の買収という表現より、この契約と技術・人材の移動を踏まえる方が、NVIDIAのGroq 3製品とGroqのクラウド事業を混同せずに済む。
500MBのSRAMが支える速さと、チップをまたぐ拡張
NVIDIAの技術解説によると、現行のGroq 3 LPUは1基あたり500MBのオンチップSRAMを持ち、その帯域は150TB/sに達する。LPXラックには256基を搭載し、SRAM容量は合計128GB、SRAM帯域の合計は40PB/sとなる。演算回路のすぐそばから大量のデータを読み出す構成である。
このSRAMは、CPUの一般的なキャッシュのように、ハードウェア任せでデータを出し入れする領域とは性格が異なる。コンパイラと実行ソフトが、モデルの重みや計算途中のデータなどを配置し、転送するタイミングも明示的に決める。計算をいつ実行し、そのとき必要なデータをどこから運ぶかを、事前に組み立てる仕組みだ。NVIDIAは、こうした制御によって予測しにくい処理待ちを減らし、応答時間を安定させると説明している。
一方、500MBで大きなモデルのすべてを賄う設計ではない。SRAMに収まり切らないモデルは、層ごとに分けるなどして複数のLPUへ広げる。そのため、チップ間の通信も性能を支える。ラック全体のチップ間接続の帯域は640TB/sとされるが、これは40PB/sのSRAM帯域とは別の指標である。メモリから読む速さと、チップをまたいで運ぶ速さを一つにまとめると、容量を増やす効果も見誤る。
GPUとの分担もある。Vera RubinとLPXを組み合わせる構成では、Rubin GPUが入力を読み込む処理や生成中の注意機構を担い、LPUはFFNという計算層や、MoEモデルの専門家部分などを受け持つ。生成の各ステップで中間データを交換するため、単体LPUのSRAM容量だけを見て、システムが扱えるモデルの規模を決めつけることはできない。
現行LPXもDRAMを使う。それでも積層化に意味がある理由
NVIDIAのLPX製品ページは、1ラックに128GBのSRAMと12TBのDDR5を備えると明記している。さらに技術解説には、1トレイあたり、接続を拡張する回路を介して最大512GB、ホストCPUを介して最大256GBのDRAMを使う構成が示されている。現行のLPXは、ラック全体をSRAMだけで構成しているわけではない。
現行LPXのオンチップSRAM、外部DDR5、検討報道の3DSは配置・役割・確度が異なる。NVIDIAの公式仕様とZDNetの取材を、同じ容量の代替品としてではなく、どこに何を置く設計かという観点で並べると、違いが見えやすい。
| メモリ | 配置と役割 | 確認できる内容 |
|---|---|---|
| 現行のオンチップSRAM | LPU内に置き、推論で使うデータを高速に読み出す | NVIDIA公表値で1基500MB、ラック合計128GB |
| 現行のDDR5 | LPU外のメモリとして、接続拡張回路やホストCPUを介して利用 | NVIDIA公表値でラック合計12TB |
| 次世代で検討と報じられた3DS | DRAMダイを垂直接続し、容量を増やす案。演算チップとの位置関係は不明 | ZDNetの匿名取材。具体的容量と帯域は未公表 |
この対照から分かるのは、現行の12TBを積層DRAMとそのまま置き換えて評価できないということだ。LPU内のSRAMと、別の回路を介して使う外部メモリでは、データを届ける経路が異なる。大きな容量を備えていることと、その容量へSRAMと同じ速さでアクセスできることは別である。
仮に積層DRAMによって、演算回路に近い場所へより多くのデータを置けるなら、モデルを多数のチップへ分けたり、外部との通信を増やしたりする負担を抑えられる余地がある。ただし、これは設計から考えられる利点で、次世代Groqで測定された効果ではない。積層位置が分からない現段階では、通信量や必要なLPU数がどれだけ減るかも見積もれない。
容量を増やしても、必要な瞬間にデータが届かなければ演算は待たされる。Groqが得意とする低遅延を維持するには、新しいメモリへのアクセスを、コンパイラが組み立てる計算・転送の予定にどう収めるかが問われる。速度と容量を単純に交換するという説明だけでは、この設計上の課題が抜け落ちる。
Cerebrasの併用構想が示す、SRAMを残す選択
CerebrasはHot Chips 2026で公表した技術ロードマップで、将来のCS-6において、ウェハー規模のSRAMと演算回路に3D積層DRAMを超高帯域の接続で組み合わせる構想を示している。同社の狙いは、データを演算回路の近くに置く利点を保ちながら、各システムに収められるモデルの量を増やすことにある。
これはSRAMを取り除く構想ではない。SRAMの速さを使い、容量をDRAMで補う方向である。ただし、CS-6は将来計画であり、Groqと同じ積層構造を採ると示されたわけでもない。Cerebrasの説明をGroqの仕様や性能の裏付けに使うことはできず、両者の共通点は容量拡大に積層DRAMを使おうとする点に限られる。
Groqの次の発表を評価する際は、容量の数字とともに、DRAMをどこへ置き、SRAMと何を分担させるかを確かめたい。そのうえで、実際のモデルを動かしたときの帯域と応答遅延が示されれば、容量拡大が推論の速さにどう結び付いたかを判断できる。より多くのモデルデータを手元に置きながら計算を待たせずに済むなら、積層DRAMは低遅延の推論を大きなモデルへ広げる手段になり得る。
