AIアクセラレータの競争軸が、演算ダイそのものから先端パッケージの確保へと広がっている。MediaTekは5月末、カスタムシリコン事業においてTSMCのCoWoSとIntelのEMIBの両方をサポートし、顧客が選択できる体制を整えていると説明した。その数日後、同社の次世代プログラムがIntelのEMIB-Tのみを採用し、2026年第4四半期のテープアウトと2027年第4四半期の量産を目指しているという報道が出た。
この動きは、MediaTekがTSMCから離れるという単純な話ではない。同社はTSMCの先端プロセスと先端パッケージを長年にわたって使い続けてきた大口顧客であり、現在もその関係を強調している。変わったのは、AI ASICの顧客がCoWoSを当然の前提とせず、コスト・供給枠・実装方式・量産歩留まりをトータルで判断してパッケージを選び始めた点だ。Intel FoundryにとってEMIB-Tは、ロジック製造でTSMCに正面から挑む前に、AIチップの最終組み立てで外部顧客を取り込む現実的な入口になりつつある。
MediaTekは「Google」を認めていないが、顧客の選択肢としてIntelを公式に語った
Reutersは5月29日、MediaTekのVince Hu上級副社長が「自社はTSMCのCoWoSとIntelのEMIBの両方を支援できる数少ないカスタムシリコン企業の一つ」と述べ、最終的な選択は顧客に委ねると説明したと報じた。同記事はあわせて、Alphabet傘下のGoogle向けに設計中のカスタムAIチップでIntelのEMIBが検討されていると、事情に詳しい2人の話として伝えている。ただしMediaTekはGoogleを顧客として公表しておらず、Google向けチップへのEMIB採用についてもコメントしていない。
Taipei Timesは翌5月30日、MediaTekがデータセンター顧客の一社による自社開発AIアクセラレータへのIntel先端パッケージ技術採用を認めたと報じた。同紙によれば、これはMediaTekのカスタムチップ設計ポートフォリオでIntelの同技術が採用される初の事例であり、アナリストはその顧客をGoogle向けTPU案件とみている。MediaTekの共同COOであるDavid Ku氏は、カスタムチップではベンダーの選択肢が複数あり、顧客がさまざまな要素を考慮した結果だと説明しつつ、チップの大半は依然としてTSMCのCoWoSを使っているとも述べた。
この発言の意義は、Googleという名前を認めたかどうかよりも、MediaTekがIntelの先端パッケージを顧客の正式な選択肢として公式に語った点にある。同社は2026年のデータセンター事業売上見通しを20億ドルへ引き上げ、2027年のカスタムAI ASIC市場を700億〜800億ドル規模と見積もる。モバイルSoCで知られる同社にとって、AI ASICはもはや周辺事業ではなく次の成長柱であり、対応できるパッケージの幅は受注競争そのものに直結する。
EMIB-TはCoWoSの代替ではなく、異なる制約を解く手段だ
CoWoSはAI GPUや高性能AIアクセラレータで広く使われてきたTSMCの先端パッケージ技術で、複数のダイやHBMを大型のシリコンインターポーザ上で接続する。一方、IntelのEMIBは、必要な箇所にのみ小さなシリコンブリッジを埋め込み、チップレット間を高密度に接続する方式だ。Intelは2014年の発表当初から、EMIBをフルサイズのシリコンインターポーザを不要にする、低コストでシンプルな2.5D実装と位置づけてきた。
IntelのEMIB技術概要によると、小さなブリッジダイを使うことでブリッジ部のみに狭ピッチのマイクロバンプを配置し、それ以外のダイ領域は緩いピッチのまま保てる。EMIB-Tはこの系譜にTSV（シリコン貫通ビア）を加えた派生技術であり、HBM需要の高まりに合わせて垂直方向の電源供給を強化しつつ、他のパッケージ技術からの設計移行にも活用できるとIntelは説明している。
見えてくる構図は、EMIB-TがCoWoSをまるごと置き換えるというより、AI ASICの一部において異なる最適解を提供するというものだ。CoWoSは帯域幅と実績の面で強みを持ち、NVIDIAやAMDの高性能AI GPUを支えてきた。ただし、大型インターポーザを用いる実装は供給能力・コスト・基板の反り・工程の複雑さといった制約の影響を受けやすい。ASICは汎用GPUほど同一構成を大量横展開するわけではなく、顧客ごとのコスト目標・パッケージサイズ・HBM構成・供給枠が設計判断を左右する。
6月2日、MediaTekがGoldman Sachs Taiwan Dayにおいて、次世代プログラムはEMIB-Tのみを採用し、2026年第4四半期にテープアウト、2027年第4四半期に量産を目指すと述べたことも報じられている。’対象チップの名称は明示されていないが、同社がGoogleの次世代TPUのパートナーと報じられてきた流れと重なる。確定しているのはプログラムの名前ではなく、MediaTekがEMIB-Tを単なる検討技術としてではなく、量産時期を伴う正式な採用候補として語ったという事実だ。
SiCapとPSMCの報道が示すもの：先端パッケージは部品供給網の問題になった
EMIB-Tの採用報道が興味深いのは、話がIntelだけで完結しない点だ。WccftechはChina Timesを引用し、Powerchip Semiconductor Manufacturing Corp（PSMC）とAP Memory TechnologyがGoogleのTPUサプライチェーンに加わったと報じた。記事によれば、AP Memoryのシリコンキャパシタ製品はMediaTekによるGoogle AIチップ設計で重要な役割を担い、SiCapの生産量は2027年末時点で1万個規模にとどまる見通しだという。そのため、EMIB需要の拡大に合わせてPSMCが増産に関与する余地があるとされている。
この部分はあくまで供給網に関する報道であり、Google・MediaTek・Intelが公式に確認したものではない。ただし、AP Memory自身の説明とは整合する。Taipei Timesは5月13日、AP MemoryがIntelのEMIB向けとされる組み込み基板分野で大きな事業機会があると説明し、SiCapを含むIPD製品が同四半期中に量産へ移行する予定だと報じた。同社のS-SiCap売上は第1四半期に5億7200万台湾ドルとなり、前年同期の6600万台湾ドルから急増している。S-SiCapは同四半期売上の27%を占めた。
AIチップの供給制約は、GPUダイやHBMだけでは測れなくなっている。先端パッケージでは、ブリッジ・基板・キャパシタ・テスト・組み立て設備が一体となって量産能力を左右する。EMIB-Tが顧客プログラムに採用されても、SiCapやIPDの供給、組み立て歩留まり、Intel以外の台湾サプライヤーとの連携が滞れば、コスト面の優位は量産段階で薄れかねない。PSMCやAP Memoryの名前が浮上すること自体、AI ASICの競争が「誰が設計するか」から「誰がパッケージ部材まで調達・供給できるか」へ移行していることの証左だ。
TSMCからの離脱ではなく、CoWoS逼迫下での第二経路の構築
TSMCのCoWoSが弱くなったわけではない。むしろAI需要が旺盛すぎるため、CoWoSの供給枠そのものが争奪対象になっている。TSMCは2025年第1四半期の決算説明会で、AIアクセラレータ売上が2025年に倍増する見通しを示すとともに、顧客需要に対応すべくCoWoS能力を2025年中に倍増させる取り組みを進めていると説明した。米アリゾナの拡張計画にも2つの先端パッケージ施設を含め、AIサプライチェーン全体を整備する方針を掲げている。
MediaTekもTSMCとの関係を切り離してはいない。Taipei Timesによれば、同社のRick Tsai CEOはTSMCを最も重要な長期パートナーと位置づけ、MediaTekがTSMCの12nmから2nm・1.4nmに至る先端ノードで初期採用企業の一つであり続けてきたと説明した。また同社は、TSMCの先端パッケージや次世代の共同パッケージ光学技術にも言及している。Reutersも、MediaTekがTSMCのA14プロセスで複数のテストチップを保有し、TSMCのアリゾナ工場を活用する計画があると報じている。
つまり今回の論点は、TSMC対Intelの勝敗ではない。MediaTekが顧客向けASIC事業を拡大するには、TSMCのCoWoSを使う案件とIntelのEMIB/EMIB-Tを使う案件を並行して抱える方が、供給枠と価格交渉の両面で自由度を確保しやすい。特にGoogleのようなクラウド事業者が自社AIチップをNVIDIA GPUと比較してコスト軸で評価するなら、パッケージの歩留まりと単価はモデルの性能と同じくらい事業判断に響く。
Intelにとっても、これはロジック製造でTSMCを一気に奪う話ではない。顧客はTSMCなどで製造したロジックダイをIntelの先端パッケージ工程に持ち込む形も取れる。Intel Foundryの外部顧客獲得という観点では、18Aなどのプロセス技術より先に、EMIBやFoverosを含むAdvanced System Assembly and Testが収益機会になり得る。先端パッケージは、IntelがAIサプライチェーンへ再び食い込むための、より短い回路になっている。
成否を決めるのは採用発表ではなく、2027年第4四半期の量産歩留まり
EMIB-T報道の次の焦点は、2026年第4四半期のテープアウトが実際にどの設計で行われるか、そして2027年第4四半期の量産時にどれだけの歩留まりと供給量を確保できるかだ。Wccftechは、Ming-Chi Kuo氏の見解として、GoogleがNVIDIAとのコスト競争を意識してEMIB-Tの歩留まりを重視するとの見方を伝えている。歩留まりが低ければ、インターポーザを省く設計上の利点は、良品数の減少と再加工コストによって相殺されてしまう。
加えて、EMIB-TはIntelの標準EMIBと同等の成熟度にあるわけではない。標準EMIBはIntel製品で長年の実績を持つが、TSVを加えたEMIB-TはHBM世代や大規模AIパッケージに対応した新しい拡張技術だ。Intelの技術概要は、EMIB-Tが垂直方向の電源供給を改善し、他方式からの設計移行も可能にすると説明している。ただし、顧客量産での実績、外部サプライヤーを含む工程管理、そしてGoogle級のクラウドASICが要求する量とコストは、発表資料ではなく量産ラインで証明されるものだ。
MediaTekの一連の発言と報道が映し出す変化は明確だ。AI ASIC市場はもはや「誰の先端ノードを使うか」だけでは語れない。CoWoSの逼迫はTSMCの地位を弱めるというより、顧客に複数のパッケージ経路を持つことを求めさせている。Intel EMIB-Tがその第二経路として量産軌道に乗れば、Google TPUのようなカスタムAIチップは、設計会社・ロジックファウンドリ・パッケージ・部材サプライヤーをそれぞれ最適化して組み合わせる時代に入る。次の勝敗を決めるのは採用の噂ではなく、2027年末にその分業がどれだけ安く、安定して動くかだ。
