理化学研究所（理研）などの国際共同研究チームは2026年10月15日、1本の共通高周波制御線を使って5個のシリコンスピン量子ビットを同時に操作し、約99.9％のゲート忠実度を維持することに成功したと発表した。ゲート忠実度とは、量子ビットに対する操作が理想的な操作にどれだけ近いかを示す指標で、3個を同時に操作した場合には、それぞれ99.99％を超える忠実度を達成した。研究チームは、複数の量子ビットを同時に動かすと精度が低下する主な原因を特定し、量子ビットのペアごとに測定した誤差を補正する手法を開発した。多数の量子ビットを集積する際の配線や較正の負担を抑えられる成果だが、5個を同時に操作すると駆動電力の増加に伴う別の誤差も生じることが分かり、さらなる大規模化に向けた課題も明らかになった。

研究には、理研のイー・シェン・ウー氏、レオン・カメンジンド氏、樽茶清悟氏らが参加した。成果をまとめた論文「Simultaneous High-Fidelity Single-Qubit Gates in a Spin Qubit Array」は、同日付の学術誌『Nature Physics』に掲載されている。なお、研究のプレプリントは2025年7月に初めて公開されており、今回は査読を経た正式な論文としての発表となる。

AD

1本の制御線で5個の量子ビットを操作する仕組み

研究チームが使用したのは、同位体を純化したシリコンとシリコンゲルマニウムの積層構造に、5個の量子ドットを並べた半導体素子だ。量子ドットは電子を極めて狭い領域に閉じ込める構造で、内部にある電子のスピン（自転に似た量子力学的な性質）を量子情報の記録と演算に利用する。シリコンスピン量子ビットは、既存の半導体製造技術との親和性が高く、大規模な量子プロセッサを構築する有力な候補とされている。しかし、量子ビットの数に合わせて制御用の配線も増やしていくと、配線の配置や接続が複雑になり、集積化を妨げる要因となる。

この問題を解決するため、研究チームは5個の量子ビットを1本の共通高周波制御線で操作する構成を採用した。素子には微小な磁石が組み込まれており、量子ビットの位置によって磁場の強さが変わるように設計されている。その結果、隣り合う量子ビットの共鳴周波数には約150MHzの差が生じ、各量子ビットを異なる周波数のマイクロ波で選択的に操作できる。マイクロ波による電場で電子をわずかに動かすと、電子が感じる磁場も変化するため、スピンの向きを制御できる仕組みだ。各量子ビットに対応する周波数の信号を重ね合わせれば、共通の電極を通じて複数の量子ビットを同時に操作できる。

ただし、今回共有したのはスピン操作に使う高周波制御線であり、量子ドットを形成する電極や状態を読み出すための配線まで、すべて1本にまとめたわけではない。素子の具体的な構成は、論文の図1に示されている。

共鳴周波数を分ければ個々の量子ビットを選択的に操作できるものの、他の量子ビットに向けたマイクロ波の影響を完全に排除できるわけではない。問題となるのが、共鳴周波数から外れた電磁波によっても量子ビットのエネルギー準位の差が変化する「ACシュタルク効果」だ。エネルギー差が変わると、量子状態を構成する重ね合わせの相対位相がずれ、後続の量子演算に誤差が生じる。つまり、対象外の量子ビットが大きく回転しなくても、マイクロ波の影響によって計算精度が低下する可能性がある。

一方、こうした干渉を避けるために量子ビットを一つずつ操作すればよいとも限らない。Mills氏らが2022年に発表したシリコン量子プロセッサの研究でも、片方の量子ビットを操作している間に、もう片方を待機させることで生じる誤差が課題となっていた。量子ビットは操作を待つ間も周囲の雑音の影響を受けるため、大規模な量子計算では、待機時間を減らすためにも複数の量子ビットを並列に操作する必要がある。

ペアごとの位相補正で較正の負担を削減

研究チームは、同時操作による誤差を抑えるため、制御パルスの形状と位相補正を組み合わせた。まず「カイザー窓」と呼ばれる数学的な窓関数を使ってマイクロ波パルスの波形を整え、意図しない周波数成分による直接的な干渉を抑制した。そのうえで、ある量子ビットを操作した際に、別の量子ビットにどれだけ位相ずれが蓄積するかを測定し、後続の制御信号の位相を調整して誤差を打ち消す方法を開発した。同時駆動ではスピンの回転角にも誤差が生じるため、マイクロ波パルスの振幅も調整している。

この補正方法の効果は、2個の量子ビットを同時に操作する実験で確認された。補正前は、一方の量子ビットのゲート忠実度が約99.9％にとどまっていたが、位相と振幅を補正すると、両方の量子ビットで99.99％を超えた。さらに研究チームは、2つの駆動信号が別の量子ビットに与える位相ずれを個別に測定し、それぞれの値を足し合わせた結果が、両方の信号を同時に加えた際の実測値とよく一致することを確認した。論文の図3と図4では、こうした補正の効果と、位相ずれを足し合わせる方法の妥当性が示されている。

重要なのは、3個以上の量子ビットを同時に操作する場合でも、すべての組み合わせについて誤差を測定する必要がない点だ。各量子ビット間の位相ずれを個別に測定し、その値を足し合わせることで、複数の信号を同時に加えた際の位相誤差を補正できる。これにより、量子ビット数の増加に伴って較正作業が急激に複雑化する問題を緩和できる。

この違いは、量子ビットの数が増えるほど顕著になる。論文の結論によると、N個の量子ビットから2個以上を選んで同時に駆動する組み合わせは、2^N−N−1通りある。一方、影響を与える側と受ける側を区別してペアごとの位相ずれを測定する場合、必要な較正の組数はN×(N−1)となる。論文の式から求めた値を比較すると、次のようになる。

量子ビット数 2個以上を同時駆動する組み合わせ ペアごとの位相較正
5個 26通り 20組
10個 1,013通り 90組

5個の量子ビットでは同時駆動の組み合わせが26通り、位相較正が20組と大きな差はない。しかし、10個になると同時駆動の組み合わせは1,013通りに増えるのに対し、ペアごとの位相較正は90組で済む。同時駆動の組み合わせは量子ビット数に対して指数関数的に増えるが、ペアごとの較正数は二次関数的な増加に抑えられる。この違いが、大規模な量子プロセッサへ制御方式を拡張するうえで重要になる。

ただし、表で比較しているのは種類の異なる測定対象の数であり、較正に必要な時間がそのまま同じ比率で短縮されるわけではない。また、実際には位相補正以外にも、制御パルスの振幅調整や量子状態の読み出しに関する較正が必要となる。今回の方法が有効なのは、量子ビット間の交換結合を実質的に無効にし、マイクロ波による位相ずれを個別の寄与の和として扱える条件である。

AD

3量子ビット同時操作で99.99％超、5量子ビットでも約99.9％を達成

今回の研究で測定されたゲート忠実度は、各量子ビットをX軸またはY軸の周りに90度回転させる基本的な1量子ビットゲートの精度を表している。量子ビット同士をもつれさせる2量子ビットゲートの忠実度や、複数量子ビットを使った計算全体の成功率を示すものではない。研究チームは、ランダムに選んだ量子ゲートの列を繰り返し実行し、期待する状態が得られる確率の減衰からゲート精度を推定する「ランダム化ベンチマーク法」で評価した。

実験では、5個の量子ビットを個別に操作した場合、すべての量子ビットで99.99％を超える忠実度を達成し、一部は99.999％に近づいた。続いて、中央の3個を同時に操作したところ、ゲート時間250ナノ秒（ns）の条件で、3個すべてが99.99％超を維持した。さらに5個すべての同時操作にも成功し、4個で99.9％を超える忠実度を記録した。残るQ5も約99.9％と報告されている。

主な測定結果を整理すると、以下のようになる。

操作条件 基本ゲートの忠実度 測定条件・注意点
1個ずつ個別に操作 全5個が99.99％超、一部は99.999％に近い 各量子ビットを個別に評価
3個を同時操作 対象の3個すべてが99.99％超 中央の3個を使用、ゲート時間250ns
5個を同時操作 4個が99.9％超、残るQ5は約99.9％ ゲート時間250nsと500nsを評価

これらは論文の図2、図4、図5に示された結果をまとめたもので、いずれも個々の量子ビットに対する基本ゲートの忠実度である。5個の量子ビットを同時に操作した際の結果は、5個すべてが99.9％を厳密に超えたことを意味するものではない。図5の説明でも、4個が99.9％超、Q5が約99.9％と区別されている。また、個々のゲートの忠実度を、そのまま5量子ビット全体の同時操作の成功確率と解釈することもできない。

測定方法にも、高い忠実度を評価するための工夫がある。研究チームは各操作列の長さについて35種類のランダム系列を用意し、それぞれ350回の単発測定を行って平均値を求めた。測定された信号の減衰率から、複数の基本ゲートで構成される操作の忠実度を推定し、さらに個々の基本ゲートの値へ換算している。5量子ビットの読み出しでは、1回の測定周期で得られる情報が3ビット分に限られるため、同じ操作列を異なる測定設定で2回実行し、各量子ビットの状態を再構成した。

ただし、99.999％に近い忠実度が得られたからといって、その末尾の桁まで精密に確定できたわけではない。論文の方法節では、10万分の1程度という極めて小さな誤り率を正確に測定するには、さらに長い操作列と追加の測定点が必要だと説明している。今回の結果は非常に高い制御精度を達成したことを示すものだが、測定の統計的な不確かさも考慮する必要がある。

5量子ビット同時操作で現れた電力と雑音の課題

5個を同時に操作した際の忠実度は、3個の場合と比べて低下した。研究チームは、その主な要因として、同時駆動に必要なマイクロ波電力の増加による量子状態のコヒーレンスの低下を挙げている。コヒーレンスとは、量子状態の重ね合わせに必要な位相関係が保たれている性質を指す。250nsという短い時間で5個の量子ビットを操作するには強いマイクロ波が必要となり、加熱やマイクロ波によって誘起される雑音が増える可能性があるという。

一方、ゲート時間を500nsに延ばせば、必要なマイクロ波の振幅を小さくできるため、強い駆動に伴う影響を抑えられる。しかし、操作時間が長くなるほど低周波雑音による位相の乱れを受けやすくなるため、必ずしも忠実度が改善するわけではない。実際、250nsと500nsの条件では、5量子ビット同時操作の忠実度に大きな違いは見られなかった。高速操作では駆動電力に起因する誤差が増え、低速操作では雑音にさらされる時間が長くなるという、相反する制約が存在する。

今回開発した位相補正は、ACシュタルク効果による再現性のある位相ずれを打ち消す方法であり、雑音によって失われたコヒーレンスを回復させるものではない。そのため、研究チームは今後の改善策として、微小磁石の設計を見直し、より強い磁場勾配を生み出す方法を提案している。磁場勾配を強めれば、より小さなマイクロ波電力で電子スピンを効率的に操作できる可能性がある。論文では、磁場勾配を高める設計によって駆動電力に伴う誤差を減らし、ゲート忠実度をさらに改善できるとの見通しを示しているが、これは設計とシミュレーションに基づく予測である。

研究チームは、現在の素子構造でも、ゲート時間を500nsとすれば10個の量子ビットを同時に操作できる可能性があると見積もっている。10個を500nsで駆動する場合の総マイクロ波電力が、今回実証した5個を250nsで駆動する条件と同程度になるという比較に基づくものだ。ただし、10量子ビットの同時操作を実際に行ったわけではなく、その条件で約99.9％の忠実度を維持できるかは今後の検証課題となる。

さらに、実際の量子計算では、個々の量子ビットを操作するだけでなく、量子ビット同士を結合させる2量子ビットゲートも必要になる。今回のペアごとの位相補正は、量子ビット間の交換結合を実質的に無効にした条件で検証された。しかし、交換結合を有効にして2量子ビットゲートを実行する場合、相手の量子状態に依存した位相変化が生じる可能性があり、追加の較正が必要になると論文は指摘している。したがって、今回の補正手法だけで、複数の量子ビットを使うすべての演算に対応できるわけではない。

99.9％というゲート忠実度は、実用的な誤り耐性量子計算を目指すうえで重要な目標水準の一つとされる。ただし、量子誤り訂正に必要な精度は採用する方式や雑音の性質によって異なり、今回の成果が誤り耐性量子計算そのものの実証を意味するわけではない。実際の量子プロセッサでは、1量子ビットゲートに加えて、2量子ビットゲート、量子状態の準備と読み出し、待機中の誤差なども計算全体の信頼性を左右する。

今回の研究は、シリコン量子ビットを大規模に集積するうえで課題となる制御配線と較正の複雑さを抑えながら、高精度な並列操作を行えることを示した点に意義がある。今後は、駆動電力の削減と雑音の抑制を進めるとともに、量子ビット間の結合操作や読み出しを含む回路でも高い精度を維持できるかが重要になる。こうした課題を解決できれば、量子ビットごとに独立した高周波制御線を増やす負担を抑えつつ、多数の量子ビットを並列に動かすシリコン量子プロセッサの実現に近づくことになる。