SK hynixが、SSD内部の反復処理を約100個の小型プロセッサ「H-TPU」に分担させる構造を明らかにした。韓国The Elecが報じた10月12日のISOCC 2026講演によると、H-TPU単体の消費電力は汎用CPUコアの約2.5%、面積は約4%だという。SSDの高速化に合わせて制御用CPUを増やす構成に対し、仕事を細かく分け、必要な部分だけを動かす設計である。小さなコアが何を引き受けるのかを追うと、SSDの効率を左右するのは転送速度だけではないことが見えてくる。

AD

約100個の小型コアへ仕事を分ける

H-TPUは、Hynix Transaction Processing Unitの略だ。読み書きの命令処理、データを管理する情報の更新、転送中のデータを一時的に置くバッファの制御といった、SSD内部で繰り返される仕事を受け持つ。名前にTPUを含むが、今回説明された用途はSSDの入出力処理である。

The Elecの現地取材によると、講演したSK hynixのSoC設計責任者Injae Koo氏は、従来のSSDコントローラーに使うArm CPUコアについて、単純な反復処理には機能が過剰だと説明した。転送が速くなるほど処理すべき命令も増え、CPUを追加して対応すれば電力と面積の負担が膨らむ、という問題意識だ。

H-TPUは命令処理のパイプラインを4段に絞り、命令を順番に実行するインオーダー方式を採る。用途ごとに分けた小型コアのうち、入出力要求に必要なものだけを動かし、残りは待機させる。汎用CPUにはエラーからの復旧や例外処理を残し、データをどう保存するかという方針の管理も引き続き任せる構成だ。

さらに、SK hynixは専用コンパイラなどの開発ツールも用意したという。仕事を細分化しても、それぞれの処理はプログラムで記述できる。H-TPUは、用途を絞った小型コアにソフトウェアで変更できる余地を残す設計といえる。

2.5%はコア単体の比較値

電力は汎用CPUコアの40分の1、面積は25分の1。The Elecが伝えたSK hynixの説明は、次のように比較対象を分けて読む必要がある。

項目 講演で説明された内容 対象
消費電力 約2.5%（40分の1） H-TPU単体と汎用CPUコアの比較
面積 約4%（25分の1） H-TPU単体と汎用CPUコアの比較
搭載数 約100個 説明されたSSDコントローラー内のH-TPU
パイプライン 4段 H-TPU内部の命令処理

これらは会社側の説明を取材記事が伝えた値であり、独立した製品ベンチマークではない。同記事にはCPUの型番や動作周波数などの比較条件が示されておらず、同じ処理量をこなした場合の数値かどうかも不明だ。また、SSD全体の基準電力や部品別の内訳も記載されていない。コア単体の2.5%からSSD全体の電力削減率は算出できない。

実際のコントローラーでは複数のH-TPUが動き、汎用CPUも残る。しかも、必要なコアだけを稼働させる設計なので、搭載数だけを掛けても実動作時の消費電力にはならない。製品としての効果は、同じ読み書きの負荷を与えたときに、SSD全体でどれだけの電力を使い、どれだけ処理を進められるかで評価することになる。

一方、小型コアへ仕事を分ける意義は、面積や電力の比率とは別に読み取れる。管理処理と入出力処理が同じCPUを使うために生じる待ち時間も、設計上の課題だからだ。

AD

特許に見える、管理処理と入出力を分ける理由

SK hynixが出願した米国特許US11675537B2には、CPUと小型プロセッサ群で仕事を分ける設計が記されている。2020年11月の韓国出願に基づき、2023年6月に発行された特許公報だ。今回のH-TPUと同一の実装を保証する資料ではないが、なぜSSDの処理を分担させるのかを理解する手掛かりになる。

SSDは、ホストから届く読み書きの要求を処理するだけでは済まない。データを保存する場所の対応関係を更新し、空き領域を確保するガベージコレクションなどの管理処理も行う。特許は、CPUがガベージコレクションを終えてから入出力要求を処理する場合、要求への対応が遅れ、処理性能が下がる例を挙げている。

そこで、CPU側にメモリ管理を受け持たせ、複数の小型プロセッサが入出力を進める。特許は、CPUと小型プロセッサ群を同時に動作させられると説明する。入出力を管理処理の完了待ちから切り離すことが、設計の狙いだ。

ただし、すべての要求を無条件に別々に進められるわけではない。特許の実施例では、先に届いた未完了の要求との依存関係などを検出すると、CPU側へ例外を通知する仕組みも設ける。通常の処理を小型プロセッサ群で進めながら、順序や管理上の判断が必要な場面ではCPUへ戻す。この役割分担が、入出力の並行処理を支えている。

各小型プロセッサで動くファームウェアを変更できる点も、特許が説明する特徴である。変更しにくい固定回路だけで入出力を処理する場合と比べ、利用環境に適応しやすくするという考え方だ。今回の講演で専用コンパイラに言及したこととも、処理を特化させながらプログラム可能性を保つという設計思想は重なる。

特許の構成そのものから、今回の製品の速度や遅延改善率を導くことはできない。それでも、コアを小さくする話と、仕事の待ち合わせを減らす話を分ければ、H-TPUの狙いを捉えやすくなる。

企業向けSSDからAI向けストレージへ

SK hynixはH-TPUを次世代の企業向けSSDコントローラーを含むNAND製品群へ適用する計画だと、The Elecは報じている。さらに、細かなデータアクセスを狙う「Storage Next」や、2027年に投入する計画の高帯域幅フラッシュメモリ「HBF」も適用先に挙がった。現時点でこの取材記事は、H-TPU搭載SSDの具体的な型番や発売日を示していない。

Koo氏の公式講演要旨でも、PCIeの世代交代がもたらす課題として、転送帯域に加え、データ移動や遅延、電力効率が挙げられている。AIシステムでは計算資源とメモリ、ストレージの間を大量のデータが行き来するため、SoCが扱う範囲も個々の装置からメモリシステム全体へ広がるという見方だ。

H-TPUの価値を確かめる場は、実際の製品で同じ入出力負荷をかけたときの電力と処理性能になる。管理処理が重なる場面でも待ち時間を抑えられるかが分かれば、小型コアへの分担が高速なSSDを限られた電力で動かす手段になるか、具体的に判断できる。