Hot Chips 2025でGoogleは、同社の第7世代TPUプラットフォーム「Ironwood」についての詳細を明らかにした。そこで明らかになったことは、チップ単体で4,614 TFLOPSという驚異的な演算性能を実現しつつ、その真価が9,216チップまでスケールすることが可能なシステム全体の設計思想にあることだ。本稿では、Ironwoodの核心技術である階層的アーキテクチャ、3D Torusインターコネクト、そして100kW/ラックを超える熱を制御する液体冷却システムについて見ていきたい。
AIコンピューティングは「推論の時代」へ
近年のAI、特に大規模言語モデル（LLM）の進化は、計算基盤に新たな要求を突きつけている。かつてはモデルの「学習（Training）」に膨大な計算資源が費やされてきたが、今やその主戦場は、学習済みモデルを用いて応答を生成する「推論（Inference）」へと急速に移行しつつある。この「推論の時代」において、求められるのは単純なピーク性能だけでなく、低レイテンシ、高スループット、そして巨大なモデルを効率的に動かすためのメモリ容量と帯域幅だ。
Googleが2025年4月のCloud NextカンファレンスでIronwoodを初めて「推論に特化したTPU」として紹介した背景には、こうした市場の変化がある。Mixture of Experts (MoE) のような、推論時に入力に応じて計算経路が動的に変わる複雑なモデルが主流となる中で、ハードウェアはシステム全体での柔軟性と拡張性を問われる。Hot Chips 2025で明らかにされたのは、その要求に対するGoogleの具体的な解答だ。
指数関数的進化を遂げたIronwood SoC
Ironwoodの進化を理解するために、まず過去の世代との比較から始めたい。その性能向上は、線形的な成長ではなく、まさしく指数関数的だ。
| 世代 (発表年) | チップ/Pod | HBM容量 (per chip) | HBM帯域 (per chip) | 演算性能 (per chip) |
|---|---|---|---|---|
| TPU v4 (2022) | 4,096 | 32 GB | 1.2 TB/s | 275 TFLOPS |
| TPU v5p (2023) | 8,960 | 95 GB | 2.8 TB/s | 459 TFLOPS |
| Ironwood (2025) | 9,216 | 192 GB | 7.4 TB/s | 4,614 TFLOPS |
注目すべきは、単一チップの演算性能がTPU v4からわずか数年で16.7倍に達している点だ。この4,614 TFLOPS (4.6 PFLOPS) という数値は、BF16（BFloat16）やINT8といった低精度データフォーマットにおけるピーク性能であると推察される。現代のAIモデル、特に推論においては、性能と精度のバランスが取れたこれらのフォーマットが主流であり、この数値は実用性能に直結する。
しかし、現代のAIアクセラレータにおいてFLOPSは物語の一部に過ぎない。より重要なのは、その演算器にデータを供給し続けるメモリサブシステムだ。Ironwoodは192GBという大容量HBMメモリを搭載し、その帯域幅は7.4 TB/sに達する。これは、数百億から数兆パラメータにも及ぶ巨大なLLMの重みをチップ内に保持し、メモリアクセスがボトルネックになることを防ぐための設計である。このメモリ容量と帯域幅の増強は、推論スループットを最大化し、複数モデルの並列実行や巨大なMoEモデルの効率的な運用を可能にするための、アーキテクチャ上の必然的な選択と言える。
Superpodを構成する階層的システム設計
Ironwoodの真の革新性は、個々のチップ性能ではなく、それをいかにして巨大な計算クラスタへとスケールさせるかというシステム設計にある。Googleは、チップからラック、そしてデータセンター全体にわたる階層的なビルディングブロックアプローチを採用している。
ビルディングブロック構造：SoCからラック、そしてクラスタへ
Ironwoodのシステムは、以下のモジュール化されたコンポーネントで構成される。
- Ironwood SoC: システムの最小単位となる単一のプロセッサ。
- Ironwood PCBA (Printed Circuit Board Assembly): 4つのSoCを搭載したマザーボード。チップ間の密な連携を担う最初の階層。
- Ironwood TPU Rack: 16枚のPCBAをトレイのように積み重ねた、64チップ構成の単一ラック。これが論理的な計算ユニットの基本単位となる。
- Ironwood Superpod: 144台のTPUラック、合計9,216チップで構成される巨大クラスタ。
この徹底したモジュール化は、製造、組み立て、そして運用におけるスケーラビリティとメンテナンス性を劇的に向上させる。問題が発生した際も、PCBAやラック単位での交換が可能となり、大規模システムにおける可用性を高める上で極めて合理的な設計である。
レイテンシと帯域を両立する3D Torusインターコネクト
64チップで構成されるIronwood TPUラック内部では、Googleが過去3世代にわたって採用し、磨き上げてきた4x4x4の3D Torusネットワークトポロジが採用されている。
なぜトーラスなのか。これは、大規模な並列計算、特にAIの分散学習で頻繁に発生するAll-Reduceのような集合通信演算を最適化するための選択である。3D Torusネットワークは、各ノード（チップ）が6つの隣接ノードと直接接続される構造を持つ。これにより、どのチップからどのチップへも短いホップ数で到達でき、システム全体で低レイテンシと高バイセクションバンド幅（ネットワークを半分に分割した際の通信帯域）を両立できる。
このトポロジは物理的な実装の複雑さと性能のトレードオフを巧みに解決している。2Dメッシュよりも配線密度は高くなるが、3次元的に接続することでノード間の平均距離を劇的に短縮できる。これは、数千、数万のチップが協調して単一の巨大モデルを処理する際に、同期のオーバーヘッドを最小化し、演算器の稼働率を限界まで高めるための核心的技術だ。
距離とコストを最適化するハイブリッドICIネットワーク
ラックを超えてSuperpod全体へとスケールさせるために、Googleは独自のInter-Chip Interconnect (ICI)技術を用いる。ICIの最大の特徴は、通信距離とコストに応じて物理媒体を使い分けるハイブリッドアプローチにある。
- 短距離 (ラック内): PCB（プリント基板）上のトレースやパッシブな銅線ケーブルを使用。低コストかつ低消費電力で、高密度なラック内配線を実現する。
- 長距離 (ラック間): 光ファイバーリンクを使用。銅線では信号減衰が問題となるラック間の長距離通信を、高速かつ低損失で実現する。
このハイブリッドネットワークは、OCS (Optical Switch Chassis) と呼ばれる光スイッチラックを介して接続される。これにより、最大43ブロック（1ブロック=64チップ、合計2,752チップ）までを単一の広帯域ネットワークファブリックとして構成可能だ。システム全体でのネットワーク帯域は1.8 Petabytes/sに達するという。この数値は、単なるビット/秒ではなくバイト/秒であり、膨大なモデルパラメータや中間データをノード間で自在に交換できる能力を示唆している。
100kW/ラックを制御するデータセンター級液体冷却
4,614 TFLOPSの演算性能は、膨大な電力消費と、その結果として生じる莫大な熱を意味する。資料によれば、フル稼働時のIronwoodラックの消費電力は100kWを超える。これは家庭用のエアコン数十台分に相当するエネルギーであり、従来の空冷方式ではもはや限界だ。
この熱的課題に対するGoogleの答えが、データセンター規模で設計された高度な液体冷却システムである。
Googleの冷却アーキテクチャ
Googleの液体冷却は、PCエンスージアストが用いるような閉ループではなく、データセンターの設備と一体化したオープンなシステムとして構築されている。
- CDU (Coolant Distribution Unit) ラック: 冷却液の循環と熱交換を担う心臓部。施設全体の冷却水とTPUラック内の冷却液との間で熱を移動させる役割を持つ。Googleは可用性を重視し、1台がメンテナンス中でもシステムを停止させない5+1の冗長構成を採用している。
- 直列冷却ループ: CDUから供給された冷却液は、マニホールドを介して各TPUサーバーに分配される。興味深いのは、TPUチップが冷却ループ内で直列に接続されている点だ。これは、後段のチップほど温められた冷却液を受け取ることを意味する。そのため、システム全体の冷却能力は、ループの最終段にある最も温度条件の厳しいチップを基準に設計されている。
- 最先端の熱伝達技術: チップから冷却液へ効率的に熱を移動させるため、GoogleはSplit-flowコールドプレートや、TPUv4で採用されたベアダイ冷却（CPUのヒートスプレッダを排し、冷却プレートをチップダイに直接接触させる手法）といった技術を駆使している。これらの技術は、熱抵抗を極限まで低減するための重要な要素だ。
この液体冷却システムは、単にチップを冷却するだけでなく、データセンター全体のエネルギー効率（PUE）を改善する上でも決定的な役割を果たす。Googleによれば、液体冷却ポンプの消費電力は、同等の冷却能力を持つ空冷ファンの消費電力の5%未満に過ぎない。これは、AIコンピューティングのTCO（総所有コスト）を削減する上で極めて大きなインパクトを持つ。
Ironwoodが示すGoogleのAI戦略と市場への影響
Ironwoodは、GoogleがAIインフラ市場、特にNVIDIAが支配するアクセラレータ市場に対して、本気で対抗しようとする強い意志の表れだ。
NVIDIAの強みがCUDAという成熟したソフトウェアエコシステムにあるのに対し、GoogleはJAX、TensorFlow、XLAコンパイラといった自社のソフトウェアスタックと、TPUという専用ハードウェアを垂直統合することで、最適化されたパフォーマンスを提供しようとしている。Ironwoodのアーキテクチャは、この垂直統合モデルの強みを最大限に引き出すために設計されている。3D Torusや特殊なメモリ階層は、XLAコンパイラが計算グラフを解析し、最適な実行プランを生成することを前提とした設計思想の現れと考えられる。
このハードウェアが示唆するのは、未来のAIモデルがさらに巨大化し、より動的な計算パターンを持つようになるという明確な予測だ。Ironwoodが提供する巨大なメモリ空間とスケーラブルなインターコネクトは、開発者がメモリ制約を気にすることなく、より複雑で高性能なモデルアーキテクチャを追求することを可能にするだろう。
AI算力競争は新たな次元に突入した。Ironwoodは、単なるチップの速度競争ではなく、データセンター全体を一つの巨大なコンピュータとして捉えるシステムレベルの思想競争の始まりを告げている。この技術的選択が、今後のAI開発の方向性と、それを支えるハードウェアの進化にどのような影響を与えるか、今後注目したいところだ。
Sources
- Chips and Cheese: Google’s Liquid Cooling at Hot Chips 2025
