Huaweiは2026年10月13日、次世代Kirinチップが試験段階に入り、これまでの結果は期待通りだと明らかにした。中国メディアの第一财经が、上海の練秋湖研究開発センターで開かれた技術説明会の内容を報じている。同社独自の3D積層技術「LogicFolding（ロジックフォールディング）」は、すでにKirin 9050シリーズで量産化されており、次世代では上下の回路をつなぐ接点の間隔を1.5μmから1μmへ縮小する計画だ。
LogicFoldingは、回路を上下に積み重ねることで、信号が通る配線を短くする技術だ。トランジスタそのものを微細化する従来の手法とは異なり、回路の配置と接続方法を工夫することで、処理性能や電力効率の改善を目指している。今回の進展を理解するには、トランジスタの微細化と、回路間の配線を短縮する技術の違いを押さえる必要がある。
次世代Kirinが試験段階に、9050シリーズではLogicFoldingの量産を実現
Huaweiの半導体事業で無線端末向けチップの製品管理部門を率いる徐松余氏は、第一财经などの取材に対し、次世代Kirinチップの開発状況を説明した。
徐氏によると、LogicFoldingの研究を始めた当初は、期待する性能改善が得られるかどうかだけでなく、十分な歩留まりを確保して量産できるかどうかも不透明だったという。しかし、開発が進むにつれて各段階の結果は期待通りとなり、一部では当初の想定を上回る成果も得られたと振り返っている。
ここで区別しておきたいのが、すでに製品化されたKirin 9050シリーズと、現在試験が進められている次世代チップ「Kirin 2027」の違いだ。
Kirin 9050シリーズではLogicFoldingを採用したチップの量産が実現している。一方、Kirin 2027については試験結果が期待通りだと説明されているものの、量産が始まったわけではない。また、ここでいう「期待通り」とはHuawei自身の開発目標に対する評価であり、競合他社のプロセッサーを上回る性能が実証されたことを意味するものではない。
LogicFoldingの商用化については、Huaweiが2026年9月9日に公開した公式発表でも説明している。同社はスマートフォン「Mate XT 2」に「Kirin 9050 Pro」を搭載し、LogicFoldingを採用したスマートフォン向けプロセッサーを初めて商用化したと発表していた。
今回の説明会は、すでに量産段階に入った技術を、さらに次の世代へ発展させる取り組みを明らかにしたものといえる。
なお、第一财经によると、2023年以降のKirin搭載端末の累計出荷台数は1億台を超えたという。ただし、これはKirinを搭載した端末全体の実績であり、LogicFoldingを採用したKirin 9050シリーズだけの出荷台数ではない。次世代チップの量産規模を示す数字でもないため、混同しないよう注意が必要だ。
接合間隔を1.5μmから1μmへ、3D積層で配線を短縮
次世代Kirinで注目されるのが、上下の回路を接続する部分の微細化だ。
Huaweiが示した計画では、Kirin 9050 Proで1.5μmだった接合間隔を、次世代のKirin 2027では1μmへ縮小する。この数値はトランジスタの製造プロセスを表すものではなく、上下に積み重ねた回路を電気的につなぐ接点の間隔を示している。
接点の間隔を狭くすることで、より多くの垂直接続を設けられるようになり、回路間の配線を短くするための設計上の選択肢が増える。
LogicFoldingは、従来は平面上に配置していた回路の一部を、上下に積み重ねた複数の層へ分けて配置する技術だ。これによって、同じ平面上で長い距離を引き回していた配線を、別の層へ直接つながる短い経路に置き換えられる。
上下の回路層を接続するために使われるのが、「ハイブリッドボンディング」と呼ばれる技術だ。これは、絶縁膜同士と金属接点同士を高精度に接合し、積み重ねた半導体の層を電気的に接続する方法である。
配線が短くなれば、信号の伝達を妨げる抵抗や容量の影響を抑えられる。Huaweiは、こうした改善を処理性能の向上にも、消費電力の削減にも活用できると説明している。
その背景にあるのが、Huaweiが2026年5月に提唱した「τ（タウ）スケーリング則」だ。従来の半導体開発では、トランジスタの寸法を小さくすることで性能や電力効率を改善することが重視されてきた。これに対し、τスケーリング則では、回路内で信号が伝わる時間を短縮することを、半導体の進化を支える重要な要素として位置づけている。
LogicFoldingは、回路の配置と配線構造を変えることで、この考え方を具体的に実現しようとする技術だ。
接点を増やすだけでなく、配線の遠回りを減らす
では、回路を上下に積み重ねるだけでなく、なぜ接点の間隔まで縮める必要があるのだろうか。
Huaweiの半導体事業を率いる何庭波氏は、2026年9月に公開したプレプリント論文『Huawei's τ Chip Was Supposed to Melt?』の第I節で、その理由を説明している。
上下の回路をつなぐ接点の間隔が広いと、信号を接点の位置まで運ぶために余分な配線が必要になる。せっかく上下の層を直接結べるようにしても、接点まで遠回りしなければならないのでは、配線を短くする効果が薄れてしまう。
長い配線は抵抗や容量を増やし、信号の伝達速度や消費電力に悪影響を与える。接合間隔を縮小すれば、回路内の必要な場所に接点を配置しやすくなり、より短い経路で上下の層を接続できるようになる。
何氏の論文によると、「Kirin 2026」では約5,000万本の垂直接続が実現されており、そのうち信号の伝達に使われるものは10〜15％を占める。
さらに、次世代の「Kirin 2027」の試作チップでは、接合間隔1μm、垂直接続数1億本以上をすでに達成したという。
ただし、この1億本以上という数字は垂直接続の総数であり、すべてが信号を伝える配線というわけではない。それでも、接続点をより高密度に配置できるようになったことは、回路の配置や配線経路の自由度を高める重要な進展といえる。
なお、Kirin 2027の試作チップが存在すること自体は、今回初めて明らかになった情報ではない。9月に公開された論文ですでに試作段階の技術的な成果が説明されており、10月13日の説明会では、試験の進捗と2027年に向けた開発計画が改めて示された形だ。
試作チップで1μmの接合間隔を実現したことと、その技術を採用した製品を安定して量産できることは、別々に評価する必要がある。
次世代Kirinの量産には、接合精度や回路設計の課題も
接合間隔をさらに狭くするためには、半導体製造の精度を一段と高める必要がある。
何氏の論文では、ハイブリッドボンディングの技術的な課題として、接合時に発生する応力の制御や、ウェハー表面の平坦化、洗浄工程などが挙げられている。
加えて、ウェハーの反りや端部の形状を管理し、上下の層を極めて高い精度で位置合わせする技術も欠かせない。
接合間隔が小さくなるほど、わずかな位置ずれや表面状態の不具合が接合品質に影響する可能性がある。そのため、接点の微細化を実際の製品に生かすには、設計技術だけでなく、製造工程の精度や安定性も高める必要がある。
また、LogicFoldingによる性能改善の効果は、回路の種類によっても異なる。
何氏は論文の第V節で、並列処理に向いている回路と、処理を並列化しにくい回路では、LogicFoldingの効果に違いがあると説明している。
特に、高いシングルスレッド性能が求められるCPUの高性能コアは、並列化による改善が難しい領域だ。そのため、LogicFoldingを適用するには、緻密な回路設計や高度なEDAツール、長期間にわたる検証が必要になるという。
EDAとは、半導体回路の設計や検証を支援するソフトウェアの総称だ。
つまり、接合間隔を狭くして垂直接続を増やせば、自動的にすべての処理が高速化するわけではない。回路を上下の層にどう分割し、どの部分を接続するかという設計そのものが、性能改善の成否を左右する。
なお、今回参照した論文は、Huaweiの開発責任者によるプレプリントであり、独立した第三者による性能評価とは区別する必要がある。
第一财经が報じた10月13日の説明会でも、Kirin 2027のCPUやGPUについて、具体的な性能スコアや、他の製品と比較するための測定条件は示されていない。
そのため、接合間隔が1.5μmから1μmに縮小するという情報だけでは、実際のスマートフォンの処理速度やバッテリー駆動時間がどれほど改善するのかを判断できない。
中低価格帯への展開は製品の需要次第
LogicFoldingを今後どの価格帯の製品に採用するかについても、現時点で明確な方針が示されているわけではない。
徐松余氏は、同技術を中低価格帯の製品にも広げる可能性について、将来の製品需要に応じて判断すると説明した。
高性能なフラッグシップ向けプロセッサーで実用化できた技術であっても、価格を抑える必要がある製品で同じ構造を採用することが最適とは限らない。求められる性能や消費電力、製造コストなどを考慮し、製品ごとに採用するかどうかを判断する必要がある。
Kirin 2027の真価は実際の性能と量産実績で明らかに
HuaweiはLogicFoldingの商用化に続き、次世代Kirinの試作チップでも接合間隔の縮小と垂直接続数の増加を実現したとしている。これは、トランジスタの微細化だけに頼らず、回路の積層や配線の短縮によって半導体の性能を高めるという同社の技術戦略が、次の段階に進んでいることを示している。
ただし、現時点で明らかになっているのは、主に試作段階の技術的な成果とHuawei自身による評価だ。
今後のKirin 2027では、接合間隔を1μmに縮小した設計が、CPUやGPU、NPUなどの処理性能や消費電力を実際にどの程度改善できるかが焦点になる。また、その効果を正しく評価するには、測定条件を明示した性能データも必要だ。
さらに、微細な接合構造を安定した品質で量産できるかどうかも重要になる。
実際の製品による性能測定と量産実績が明らかになれば、LogicFoldingが一世代限りの技術にとどまらず、Kirinシリーズの継続的な性能向上を支える技術として定着するのか、より具体的に評価できるようになるだろう。