TSMCが、競合他社の先端パッケージング技術を採用した顧客に対しても、供給が不足した場合には支援する可能性を示唆した。2026年10月15日の決算説明会で、C.C. Wei会長兼CEOは、レチクル面積の5倍に相当する大型パッケージを良好な歩留まりで量産していると強調。Intelの「EMIB-T」を採用した顧客が十分な供給を受けられない場合の対応を問われると、顧客製品を円滑に市場へ投入できるよう支援することが最優先だと答えた。ただし、TSMC自身も先端パッケージングを含む後工程の供給能力が不足していると認めている。AI半導体メーカーにとって、TSMCが実際に代替供給先となるかどうかは、量産技術の成熟度だけでなく、異なるパッケージング方式への設計変更や生産能力の確保にも左右される。決算説明会での発言は、顧客支援への意欲を示すものではあるが、実際の供給能力を保証するものではない。

AD

TSMCの「5倍」とIntelの「9倍超」は単純比較できない

TSMCは2026年4月22日の技術シンポジウムで、すでにレチクル面積の5.5倍に相当する「CoWoS」を生産していると発表していた。したがって、今回の決算説明会でWei氏が言及した「5倍」を、新たな大型化技術の達成と捉えるのは適切ではない。今回強調されたのは、実際の顧客向け製品で量産を行い、良好な歩留まりを確保できているという点だ。4月の公式発表と10月の発言では倍率の表現が異なるものの、それだけで技術世代の違いや性能の後退を意味するわけではない。

ここでいうレチクルとは、半導体の露光工程で回路パターンを転写するための原版であり、レチクル倍率は通常、1回の露光領域を基準とした面積の規模を表す。ただし、大型パッケージの比較では、何を基準に面積を計算しているかが重要になる。チップ間の配線を担うインターポーザーの面積、パッケージに搭載する演算チップやメモリのシリコン面積の合計、完成したパッケージの外形寸法は、それぞれ異なる指標だ。

Intelも先端パッケージの大型化を進めている。同社が6月2日に公開したECTC 2026の技術報告では、EMIB-Tを使い、演算チップとメモリのシリコン面積の合計がレチクル面積の9倍を超える構成を実証したと説明している。パッケージの外形寸法も最大120×120mmまで拡張したという。ただし、これは学会で報告された技術実証であり、同じ仕様の顧客製品を高い歩留まりで量産できていることを示すものではない。

技術・公表内容 数値が表すもの 確認できる開発・生産段階
TSMCの5.5倍CoWoS CoWoSで統合する領域の規模 2026年4月時点で生産中と発表
Intel EMIB-Tの9倍超 搭載する演算チップとメモリのシリコン面積の合計 ECTC 2026で技術実証を報告
Intel EMIB-Tの120×120mm パッケージの外形寸法 同じ技術報告で実証

TSMCはCoWoSの技術資料でインターポーザーのレチクル倍率を示している一方、Intelの9倍超という数値は搭載するシリコンの合計面積を指す。両社の公表値をそのまま比較しても、パッケージング技術の優劣は判断できない。また、Intelの技術実証から顧客向け製品の量産歩留まりは分からず、TSMCの「5倍規模を量産できるのは自社だけ」という主張も、他社に大型化技術が存在しないことを証明するものではない。技術の競争力を評価するには、面積の定義に加え、量産実績や歩留まり、コストなどを同じ条件で比較する必要がある。

CoWoSを代替供給先とするには設計変更と検証が必要

TSMCの「CoWoS-L」とIntelの「EMIB-T」は、必要な場所に微細なシリコン配線を配置し、複数のチップを高密度に接続するという点で共通している。CoWoS-Lは、再配線層（RDL）を用いたインターポーザーに、局所的なシリコン配線（LSI）を組み合わせる方式だ。大型のシリコンインターポーザーで広い領域を接続するCoWoS-Sとは構造が異なり、CoWoS-Lの3.5倍レチクル品は2024年から量産されている。この構造によって、大型の演算チップや高帯域メモリ（HBM）を柔軟に配置できる。

一方、IntelのEMIB技術は、基板内部に埋め込んだ小型のシリコンブリッジを使い、隣接するチップ同士を高密度に接続する仕組みだ。EMIB-Tでは、このブリッジにシリコン貫通電極（TSV）を追加し、垂直方向の接続を利用して電力供給を改善している。CoWoS-LとEMIB-Tはいずれも、演算チップやHBMを一つのパッケージに統合するための技術だが、配線の配置や電力供給の構造は同一ではない。

そのため、EMIB-T向けに設計した製品をCoWoS-Lへ移行する場合、単に製造を委託する企業を切り替えるだけでは済まない。チップ間の接続方法や電源供給、パッケージ内部の配線などを移行先の方式に合わせ、電気的な動作や信頼性を検証する必要がある。ただし、変更の範囲は個々の製品設計によって異なり、演算チップそのものを必ず再設計しなければならないわけではない。あらかじめ複数のパッケージング方式に対応できるよう設計しておけば、供給先を切り替える際の負担を軽減できる可能性がある。

量産に向けては、検査工程にも注意が必要だ。Intelは、パッケージに組み込む前のチップを選別する検査から、組み立て後の最終試験、実際の使用環境に近い条件で動作を確認するシステムレベル試験までを分けて実施している。高価な演算チップとHBMを多数搭載する製品では、組み立て途中の良品率と、完成後に製品全体が仕様どおり動作する割合を区別することが重要になる。企業間で歩留まりを比較する場合も、どの製品のどの工程を対象とする数値なのかを確認しなければならない。

今回の決算説明会で、Intelの供給能力が不足した場合にTSMCが代替供給先となれるかと質問したのは、Morgan Stanleyのアナリストだった。Wei氏は直接的な回答を避けながらも、顧客製品を円滑に市場へ投入できるようにすることが最優先だと述べ、支援に前向きな姿勢を示した。しかし、特定の顧客製品をEMIB-TからCoWoSへ移管する計画や、そのための専用生産枠を発表したわけではない。顧客側がCoWoS向けの設計を準備できたとしても、TSMCが必要な時期に必要な数量を生産できるかどうかは、別の問題として残る。

AD

GlobalFoundriesとの20億ドル契約、供給拡大は2028年から

TSMCが先端パッケージングの供給能力を増やすために進めている具体策の一つが、GlobalFoundries（GF）との提携だ。GFは2026年10月8日、TSMCのCoWoS向けにシリコンインターポーザーを米国内で製造する総額20億ドルの契約を発表した。初期契約期間は5年間で、GFはニューヨーク州Maltaにある製造拠点の生産能力を拡大する。AIや高性能コンピューティング（HPC）向け半導体の需要増加に対応し、CoWoSの部材供給を強化する狙いだ。

この契約でGFが担当するのは、チップ間の配線を担うシリコンインターポーザーの製造である。CoWoSパッケージの組み立て工程全体をGFへ移管するという発表ではない。TSMCは自社の製造能力を増やすだけでなく、外部企業を活用して後工程のサプライチェーンを拡充しようとしている。ただし、GFの追加生産能力が立ち上がるのは2028年上期の予定であり、2026年時点の供給不足を直ちに解消するものではない。

一方、TSMCは4月22日の技術シンポジウムで、14倍レチクル規模のCoWoSを2028年に生産開始すると発表している。この技術では、大型の演算ダイ約10個とHBM 20スタックを一つのパッケージに統合できるという。両社が公表している今後の計画は次のとおりだ。

対象 生産開始の予定 計画の内容
TSMCの14倍CoWoS 2028年 大型演算ダイ約10個とHBM 20スタックを統合できる大型パッケージング技術
GFの米国製シリコンインターポーザー 2028年上期に量産立ち上げ開始 CoWoSの供給網を支えるシリコンインターポーザーの製造能力拡大

TSMCの14倍CoWoSについては4月22日の公式発表、GFの生産開始時期については10月8日の発表に基づいている。いずれも将来計画であり、GFが製造するインターポーザーを14倍CoWoS専用に供給するとは発表されていない。両社の計画が2028年に重なることも、TSMCが現時点で競合他社の供給不足を補えるだけの余剰能力を持つことを意味しない。

TSMCは14倍CoWoSの生産開始後、2029年には14倍を超える規模への拡張も計画している。パッケージの大型化によって搭載できる演算チップやHBMが増えれば、部材の調達から組み立て、検査まで、各工程で求められる生産能力も大きくなる。個々の工程で高い歩留まりを達成していても、必要な部材をすべてそろえ、完成品として安定供給できるとは限らない。GFとの契約は、パッケージの大型化に向けた技術開発と並行して、製造を支える部材の供給能力も確保する必要があることを示している。

TSMCの支援が実現するかは、顧客製品の量産と供給能力次第

Wei氏は決算説明会で、パネルを使った先端パッケージング技術「CoPoS」の開発にも取り組み、将来的なコスト削減を目指していると説明した。一方、現時点ではCoWoSが顧客にとって第一の選択肢だとも強調している。TSMCは、将来の大型パッケージに向けた技術開発を進める一方、現在の顧客製品を安定して量産・出荷する能力の強化にも取り組んでいる。

ただし、TSMC自身も先端パッケージングを含む後工程の供給不足を認めている。決算説明会では、GFとの提携を後工程の供給能力を拡大するための戦略の一部と位置付け、前工程と後工程の両方で顧客に必要な供給を確保したいと説明した。つまり、競合他社の顧客を支援する意欲があっても、そのための生産能力が現時点で十分に確保されているとは限らない。

実際にTSMCがEMIB-Tの代替供給先となれるかを判断するには、採用製品の量産開始時期や歩留まり、必要な数量を供給できるかどうかを確認する必要がある。Intelについても、従来のEMIBの量産実績、EMIB-Tの技術実証、EMIB-Tを採用した個別製品の量産実績は区別して評価すべきだ。同様に、TSMCが5倍レチクル規模のパッケージを良好な歩留まりで生産しているという説明だけでは、新たな顧客からの追加注文にどこまで対応できるかは分からない。

AI半導体メーカーが供給不足のリスクを抑えるには、製品開発の早い段階から複数のパッケージング方式を検討し、必要な設計や検証、生産枠の確保を進めることが重要になる。TSMCが示した支援の姿勢は、顧客にとって供給先を増やす可能性を広げるものだが、実際の代替生産には技術面と生産能力の両方で準備が欠かせない。今後の焦点は、TSMCが大型CoWoSの量産規模をどこまで拡大できるか、そして競合技術を採用した顧客が必要に応じて供給先を切り替えられる体制を整えられるかにある。