Intel Foundryが、ASMLのHigh-NA EUV露光装置を使って製造したIntel Core Ultra Series 3（開発コード名Panther Lake）の一部を顧客へ出荷した。ASMLは2026年7月15日、High-NA EUVを使った量産ロジック製品の顧客出荷は業界初だと発表した。Panther Lake搭載PCは1月27日から世界で販売されており、将来製品の試作という話ではない。ただし、確認されたのは製品群の一部とIntel 18Aの特定レイヤーである。Intelは18A全体を新装置へ一斉に切り替えたのではなく、従来型EUVとHigh-NA EUVのどちらでも同じレイヤーを作れる選択肢を得た。
Panther Lakeの一部、18Aの特定レイヤー
ASMLの発表には、High-NA EUVの適用範囲を示す三つの限定がある。対象はPanther Lakeの「一部」で、使ったのは18Aの「特定レイヤー」、認定した場所はオレゴン州である。High-NA EUVで作った製品は顧客へ出荷され、その歩留まりは従来の0.33NA EUV装置「NXE」プラットフォームと同等に達したという。ただし、歩留まりの実数やレイヤー名、対象SKU、出荷全体に占める比率は公表していない。
「二重認定」という言葉が今回の意味をよく表している。同じ設計レイヤーをHigh-NA EUVの「EXE」と従来型のNXEの双方で製造できれば、Intelは装置の稼働状況や工場の生産計画に応じて工程を選べる。新装置の停止や調整が18Aの出荷を直ちに止める危険を抑えながら、実製品からセットアップ時間、稼働率、工程統合のデータを集められるわけだ。
Intelの製品データベースにはPanther Lakeが17製品並ぶ。大半は2026年第1四半期、携帯ゲームPC向けのIntel Arc G3系は第2四半期の投入である。しかし、どの製品がHigh-NA EUVを通ったかは明らかにされていない。「High-NA製Panther Lake」という一括りの製品が登場したと受け取ると、発表の範囲を越えてしまう。
0.55NAがマルチパターニングを減らす仕組み
High-NA EUVは、露光に使う光の波長を変えず、光学系の集光能力を示す開口数を0.33から0.55へ高める。ASMLのEXE:5000と量産向け後継機EXE:5200Bは8nmの解像度を持ち、NXEよりイメージングコントラストが40%高い。ASMLは、単露光で形成できる形状を1.7倍微細にし、理論上は2.9倍のトランジスタ密度に対応できると説明する。これは装置の能力値であり、Panther Lakeが従来製品より2.9倍高密度になったという意味ではない。
微細なパターンを一度で焼ければ、同じレイヤーを複数回に分けて露光するマルチパターニングを減らせる。ASMLは2025年第1四半期の決算説明で、Intelが1四半期に3万枚を超えるウェハをHigh-NA装置で露光し、あるレイヤーでは40を超えていた工程を10未満へ減らしたと報告していた。工程が短くなれば、1枚のウェハが工場内に滞在する時間も縮まり、各工程で欠陥を拾う機会を減らせる。ただし、この試験レイヤーと今回出荷された製品の適用レイヤーが同じかは公表されていない。今回確認されたのは、High-NA EUVを使った特定レイヤーでNXE並みの歩留まりを得て、製品を顧客へ出荷したことである。
解像度を上げれば自動的に量産コストが下がるわけではない。EXEはアナモルフィック光学系を採用するため、1回に露光できる領域がNXEの半分になる。ASMLはウェハステージとマスクを動かすレチクルステージを高速化して生産性を補っている。さらに、マスクとフォトレジストを最適化し、計測からエッチングまでを新しい条件へ合わせる必要がある。
研究機関imecは2025年、High-NA EUVの単露光で作った20nmピッチの金属配線について、二つの試験構造で90%を超える電気的歩留まりを確認した。一方、2026年の技術レビューでは、焦点深度の改善、確率的に生じる欠陥の抑制、露光領域をつなぐスティッチングを残る課題に挙げている。露光装置が線を描けることと、商用チップを継続して安く作れることの間には、材料と周辺工程を詰める作業が残る。
ASMLの三段階では、まだ第2段階
ASMLはHigh-NA EUVの導入を三段階に分けて説明してきた。第1段階では顧客が研究開発施設に装置を入れて能力を評価する。2026〜2027年を想定した第2段階では、1〜2レイヤーを実際に流して量産準備を確かめる。第3段階に入ると、最先端ノードの重要レイヤーへHigh-NA EUVを設計段階から組み込み、本格量産する。
今回確認された「特定レイヤーの二重認定」は、この第2段階とよく重なる。顧客へ出荷する量産品を使っていても、18Aの重要レイヤー全体をHigh-NA前提で設計したとの発表ではない。ASML自身も7月15日の決算説明で、プラットフォームの成熟度は量産投入に必要な水準へ近づいている途中だと述べた。量産品という言葉と、技術導入がなお選択的であることは両立する。
装置の広がりも初期段階にある。ASMLの2026年株主総会資料によると、2025年末までに出荷したHigh-NA装置は8台で、稼働していたのは6台だった。同社は2026年末までに量産要件を満たし、顧客が2027〜2028年に導入するという時間軸を示している。Intelはその手前で販売製品を使った実証へ踏み込んだが、業界全体が一斉にEXEへ移る節目ではない。
オレゴンの認定とアリゾナの量産
製造拠点を分けて読むと、Intelの狙いがはっきりする。Intelは2024年、最初の商用High-NA EUV装置EXE:5000をオレゴン州ヒルズボロの研究開発拠点D1Xに組み込み、調整を始めた。当時の計画は、18Aで製品を使った実証を進め、High-NA EUVを次世代のIntel 14Aで量産へ使うというものだった。今回ASMLが確認した二重認定もオレゴン州で実施されている。
一方、Panther Lakeの通常の量産拠点としてIntelが公表しているのは、アリゾナ州チャンドラーのFab 52である。Intelは18Aをオレゴン州で開発して製造認定と初期生産を済ませ、Fab 52で量産を拡大すると説明してきた。7月15日の発表は、Fab 52にHigh-NA EUVを導入したとは述べていない。確認できるのは、オレゴン州でEXEを通ったPanther Lakeの一部が、NXE並みの歩留まりで顧客へ届いたことまでだ。
この役割分担は、Intelが開発拠点で新工程を試し、量産工場へ移す前に製品と工程のデータを集める仕組みでもある。装置を置くだけでは移管は終わらない。工場ごとに装置の稼働率を上げ、マスクやレジストの条件をそろえ、検査と補正を含む工程を再現する必要がある。18Aで得たデータを14Aの設計ルールと量産フローへ反映できるかが、Intelの先行投資を回収する道になる。
量産品が出ても主役は0.33NA EUV
ASMLの装置販売を見ると、High-NA EUVの現在地をさらに具体化できる。2026年第2四半期のシステム売上にはHigh-NA装置が1台含まれた。一方、同社が2026年通年に出荷すると見込む従来型Low-NA EUV装置は約65台である。先端ロジックとDRAMの生産能力を今すぐ増やす仕事は、依然としてNXEが担っている。
だからこそ、Intelの二重認定には現実的な価値がある。EXEの高い解像度で工程短縮を試しながら、既存のNXE群を供給の中心に残せる。High-NA EUVの採用判断は、微細化できるかという問いから、工程数とサイクルタイムをどこまで減らせるかという計算へ移った。欠陥の減少で得られる利益が、装置費用を上回るレイヤーを選ぶ必要もある。
次にIntelとASMLが示すべき数字は、High-NA EUVを通すレイヤーとSKUの範囲、EXEの稼働率、NXEに対する製造コストである。さらに、オレゴン州で得た工程を別拠点へ移すのか、14Aでは重要レイヤーをHigh-NA前提で設計する第3段階へ進むのかも確認したい。装置費用も製造コストも現時点では公表されていない。Panther Lakeの一部で始まった顧客出荷が広がる条件は、EXEがNXE並みの歩留まりを保ち、工程短縮によるコスト削減が装置と周辺工程の追加費用を上回ることだ。
