Intelが、顧客ごとに作る専用チップの受注を増やそうと営業体制を整えている。元Marvell最高営業責任者のDean Jarnac氏を起用する人事を8月7日に発表し、ASIC（特定用途向け集積回路）を担当領域に明記した。CRNは10月8日、同氏の経験がカスタムチップ事業を育て、Intel Foundryの受注にもつながり得るというアナリストJack Gold氏の見解を伝えた。Intelには設計から製造まで引き受ける手段があるが、顧客が専用チップの開発を頼むことと、Intelの工場を選ぶことの間には、まだ埋めるべき条件がある。
元Marvell営業トップに託す、既製品とは違う売り方
Jarnac氏はMarvellで世界の営業に加え、顧客の設計を技術面から支える部門と営業業務を統括していた。BroadcomとAMDでも営業幹部を務めた人物で、IntelではLip-Bu Tan CEOに直接報告する。Intelは8月の発表で9月に入社予定と説明し、担当範囲にPCやデータセンター向け製品も挙げた。ASICだけを率いる技術責任者の起用ではなく、既存製品と新しい事業をまたぐ営業トップの交代である。
専用チップを売るには、完成済みのCPUを顧客のサーバーに採用してもらう商談とは別の仕事が増える。顧客が処理したい仕事を理解し、その要求を回路へ落とし込む段階から関わる必要がある。どこまで顧客自身が設計し、どの回路を半導体企業が提供するか。その分担が、開発費と供給条件にも影響する。
Marvellは2026年8月1日終了四半期の報告書で、顧客の設計に採用されるまでには長い選定過程があり、競合が先に採用されると、顧客にとって切り替えの費用とリスクが増すと説明している。営業が入り込む時点も、受注の成否を左右する。
Intelは設計を担う組織も先に整えていた。2025年9月、Cadenceから移ったSrini Iyengar氏を中心に中央エンジニアリング組織を設け、外部顧客向けのカスタムチップ事業を築くと発表した。顧客固有の回路を作る技術者に、顧客との開発案件をまとめてきた営業の経験を組み合わせる。Jarnac氏の起用をASIC戦略と結び付ける理由は、この役割の補完にある。
もっとも、顧客との関係が深いことと、次世代チップの発注先に選ばれることは同じではない。設計支援の能力を、顧客が必要とする納期や供給へ結び付けて初めて受注に近づく。営業幹部の移籍だけでMarvellの案件がIntelへ動くと見るのは早い。
GoogleとFortinetで異なる、受注の中身
Intelがすでに公表した専用チップの協業は、AIの演算を担う大型アクセラレータに限らない。Googleと4月9日に発表した提携には、ASICを使ったIPUの共同開発拡大が含まれる。IPUはネットワークやストレージ、セキュリティの処理をCPUから引き受け、データセンターの計算資源を使いやすくするチップだ。GoogleのAI演算チップであるTPUと用途が異なる。
7月21日には、Fortinetの次世代セキュリティープロセッサー「SP6」を共同開発する協業を発表した。こちらはFortinetの専用セキュリティーチップに関する知識に、Intelの設計・パッケージ・製造能力を組み合わせる。供給網を多様化する狙いも明記されている。Fortinetの用途に合わせたチップ開発を、Intelが複数の工程で支える協業だ。
| 公表案件 | 発表日 | 対象となる処理 | 発表に記された協業範囲 | 製造ノード・量産時期 |
|---|---|---|---|---|
| Google向けIPU | 2026年4月9日 | ネットワーク、ストレージ、セキュリティ | ASICベースIPUの共同開発を拡大 | 両方とも記載なし |
| Fortinet SP6 | 2026年7月21日 | 専用セキュリティー処理 | Intelの設計・パッケージ・製造能力を組み合わせて共同開発 | 両方とも記載なし |
表はIntelによる各発表の本文から、用途と協業範囲、非公表項目を同じ列に並べたものだ。性能や売上規模を比較した表ではない。
Google向けIPUでは共同設計、Fortinet SP6では設計・パッケージ・製造を含む協業が公表されているが、両発表とも製造ノードと量産時期を示していない。 この違いを踏まえると、SP6はIntelが複数の工程を組み合わせる具体例として読める一方、特定の先端プロセスで量産する顧客を獲得した証明にはならない。
ASICをAIアクセラレータの同義語として読むと、Intelが現在手を伸ばしている市場を見誤る。IPUではインフラ処理、SP6ではセキュリティーという、顧客側に明確な用途がある。Intelが広げようとしているのは、こうした用途ごとにチップを作る仕事であり、その中でどの工程を任されるかがFoundryの成長を左右する。
工場を持つ強みと、製造先を変える難しさ
Marvellは自社のウェハー製造や組み立て、パッケージの設備を持たず、外部の製造企業を使う。先端プロセスのウェハーについては、TSMCが唯一の委託先だと四半期報告書に記している。設計と回路の提供に加え、外部工場との調整で顧客へチップを届ける事業である。Intelには、自社の製造能力を同じ提案に組み込めるという違いがある。
ただし、顧客がIntelの設計支援を選べば、製造もIntelへ移るという順序にはならない。Marvellの同報告書は、通常の製品を一つの工場の特定プロセスに合わせて設計しており、他の工場へ製造を移すのは難しく、供給確保が大きく遅れるおそれがあると説明する。製造先は、設計が進んだ後に営業条件だけで容易に切り替えられるものではない。
Intelが自社工場で作る案件を増やすなら、顧客の設計が固まる前に、その製造プロセスを使う利点を示す必要がある。回路の性能と消費電力だけでなく、試作から量産へ移る見通しも顧客の判断に入る。Marvellで顧客の開発に関わってきた経験が生き得るのは、こうした選択の早い段階だ。ただし、経験そのものがプロセスの適合性や量産能力を代わりに証明してくれるわけではない。
もう一つ、Intelにはチップを作る工場とは別に、先端パッケージで受注する余地がある。「EMIB」は基板の中に小さなシリコンブリッジを埋め、複数のチップを接続する技術で、演算チップと高帯域幅メモリー（HBM）の接続にも使う。Intelは公式ページで、自社と外部で製造されたシリコンを使った量産実績を示している。演算チップ自体の製造先を変えずに、組み立てをIntelへ任せる経路も考えられる。
EMIB-Tは、そのブリッジにシリコン貫通電極（TSV）を加える。Intelは、ほかのパッケージ設計から回路を統合しやすくする可能性を挙げている。ウェハー製造の変更とは別に、パッケージ側でIntelが提案できる選択肢が増えるわけだ。もっとも、GoogleのIPUやFortinetのSP6がEMIB-Tを使うと発表されたわけではない。
設計支援を受注する、外部で製造されたチップのパッケージを組み立てる、自社工場でウェハーを作る。それぞれがIntelの事業機会だが、先端パッケージの採用を、Intelの製造プロセスの採用へ読み替えることはできない。 どこまで任された案件なのかを分けて見る必要がある。
20億ドルに近づくASIC、次は量産と採算
CRNによると、David Zinsner CFOは7月23日の決算説明会で、ASIC事業が20億ドルの年換算の売上規模に近づいており、そう遠くない将来には40億ドルに達すると考えていると述べた。専用チップを成長事業として扱う経営陣の期待は大きい。ただし、20億ドルは確定した年間売上を示す数字ではなく、40億ドルには達成期限が示されていない。
この事業規模を、そのままIntel Foundryが獲得した外部ウェハー製造の売上と受け取ることもできない。設計支援や専用チップの販売と、製造受託では売上が表す仕事が異なる。Intelの第2四半期決算資料も、Foundryを含むセグメント売上に部門間取引が入ると明記している。事業全体が伸びたかと、外部顧客から工場が選ばれたかは、別々に確かめる必要がある。
専用チップには、初期開発費を回収するという課題もある。MarvellはASIC事業で、顧客が開発の節目に応じて初期開発費を支払う構造を説明し、その支払いが不足したり、販売数量が足りなかったりすると採算が悪化するおそれを開示している。Intelの契約が同じ条件だという意味ではないが、設計を採用してもらうことと、量産で利益を出すことを分けるべき理由にはなる。
Jarnac氏が担う営業には、顧客の構想を開発案件へ変える仕事がある。その先では、技術者と製造部門が試作を進め、顧客の必要な数量を供給できるかが問われる。Intelの強みは複数の工程を提案できることだが、顧客はその全工程を一括で選ぶ義務を負うわけではない。
今後の案件発表では、Intelが任された工程と製造ノードが具体化するかを見たい。さらに量産時期と実際の出荷が続けば、ASIC営業の強化が工場の外部受注にも結び付いたと評価する材料がそろう。顧客固有のチップを安定して供給し、開発費を回収できる案件を積み上げることが、Intelの設計と製造をつなぐ戦略を継続的な事業へ変える条件になる。
