米カリフォルニア州サンノゼを拠点とする半導体スタートアップのKepler Computingは2026年9月9日、7年間にわたるステルス開発を解除し、AI処理に特化した新型メモリ技術を発表した。現在の大規模言語モデル（LLM）を中心とするAIインフラでは、演算プロセッサの処理速度に対してメモリの帯域幅、容量、消費電力、そして製造供給能力が最大の制約となっている。現行の主役であるHBM（広帯域メモリ）は最先端のEUV（極端紫外線）露光や複雑な積層パッケージングに依存し、莫大な設備投資と長い納期がボトルネックを深刻化させてきた。Keplerが提示したのは、最先端EUV露光を必要とせず、既存の成熟世代ファブを改修してSRAM並みの電力効率とHBM比最大10倍の容量を実現するという、新材料科学と3D積層を組み合わせたアプローチである。

AD

7年のステルス解除：4億6800万ドルと米CHIPS法支援が裏付けるKeplerの賭け

Kepler Computingは7年前の設立以来、公の場での詳細な発表を控えたまま研究開発を続けてきた。創業陣の顔ぶれは、先端半導体物理と量産製造の第一線で実績を築いてきた専門家で占められている。共同創業者兼CEOを務めるデボ・オラオセビカン（Debo Olaosebikan）氏はコーネル大学で物理学博士号を取得し、シリコンレーザーやスピントロニクスを研究した物理学者であり、ソフトウェア開発基盤Gigsterの共同創業者や米商務省産業諮問委員会（IAC）の委員も歴任してきた。

共同創業者兼CTOのサシ・マニパトルニ（Sasi Manipatruni）氏は、元Intelの先端研究組織FEINMAN Centerの創設ディレクターであり、次世代論理デバイスとして注目されたMESO（磁気電気スピン軌道素子）の共同発明者として知られる。さらにChief Science Officerには、強誘電体の長年の難題であった疲労現象の解明で知られるラメシュ・ラマムーシー（Ramesh Ramamoorthy）氏が就任した。加えて、Intel Foveros 3D積層の定義を主導したRajeev Dokania氏、DRAM 7世代と232層3D NANDの量産化を率いたLars Heineck氏、強誘電体のFinFET集積を達成した佐藤紀之氏、EDAの草分けでIEEEロバート・ノイス・メダル受賞者のAntun Domic元Synopsys最高技術責任者らが脇を固める。

この布陣に対し、産業界と政府の双方が多額の資金を投じている。民間からの調達額は累計4億6,800万ドル（約700億円）に達し、出資元にはファウンドリ大手のGlobalFoundries（グローバルファウンドリーズ、5,000万ドルを直接出資）をはじめ、Intel Capital、AMD Ventures、英資産運用大手のBaillie Gifford、ビル・ゲイツ氏の投資ファンドGates Frontierが並ぶ。

公的支援の枠組みも整っている。2026年7月、米国商務省は米CHIPS法（CHIPSおよび科学法）に基づき、同社に対して最大2億4,500万ドルの資金支援を行う基本合意書（LOI）を締結した。米政府が非支配持分（株式）を取得するスキームであり、AIインフラのメモリボトルネックを解消する戦略技術としての期待を裏付ける。同社はすでに約2,000枚のテストウェハー処理を完了し、初期の電気的特性データを取得している。

EUV露光を迂回する逆転の発想：28nmファブを8カ月でメモリ工場へ転換

現在のAIアクセラレータ市場において、メモリ供給の主導権を握るのはHBM3Eや次世代HBM4だ。だが、これら最先端DRAMの製造は、微細化のためにオランダASML製のEUV露光装置を何台も並べた巨大ファブを前提としている。TSV（シリコン貫通電極）による多層積層と先進パッケージング工程も不可欠であり、1つの製造拠点を新設するには数百億ドルの投資と2〜3年の建設期間を要する。露光装置の納期の遅れや歩留まりの変動が、AIアクセラレータ全体の出荷遅延に直結する状況が続いてきた。

Keplerのアプローチは、この設備投資競争の前提を覆す。同社は最先端EUV露光への依存を完全に排除し、GlobalFoundriesが保有する既存の28nmロジック製造ラインを改修してメモリを製造する手法を選んだ。ファブの改修にかかる期間は約8カ月と見積もられており、新規ファブ建設の2〜3年や通常のライン転換と比較して圧倒的に短い。

オラオセビカンCEOはこの戦略を「ファブあたりの知能密度と、投じる1ドルあたりのファブ数の最大化」と言い表す。28nmプロセスはかつてAMDのRyzen登場前のプロセッサなどに使われた成熟した製造世代であり、世界各地に確立された設備資産が存在する。償却済みの既存クリーンルームと製造ラインを活用できれば、巨額の設備投資を抑えながら短期間で量産体制を立ち上げられる。

指標 / 特性 SRAM（オンチップキャッシュ） HBM3E / HBM4（現行の主役） Kepler強誘電体メモリ（開発目標）
主な記憶原理 トランジスタ回路（6T-SRAM） キャパシタ電荷蓄積（DRAM） 強誘電体の自発分極反転（FeRAM）
揮発性 / リフレッシュ 揮発性（リフレッシュ不要） 揮発性（ミリ秒単位のリフレッシュ必須） 不揮発性（リフレッシュ不要）
必要露光技術 最先端ロジック（3nm / 2nm） 最先端EUV露光（10nm級DRAM） 成熟ノード（28nm等の既存設備）
ファブ新設・改修期間 数年の新規ファブ建設 2〜3年の新規メモリファブ建設 約8カ月の既存ファブ改修
電力あたり帯域幅 極めて高い（電力効率の基準） 中〜高（リフレッシュと配線電力大） SRAMに迫る電力効率を標榜
記憶容量密度 極小（数百MB程度が限界） 大容量（数十GB/スタック） SRAMおよびHBMの最大10倍
主な最適化対象 プロセッサ内部の演算キャッシュ AI学習および推論の広帯域主記憶 AI推論の高スループット・低遅延

上の比較表が示す通り、Keplerの技術はSRAMが持つ高効率と、HBMが持つ大容量の双方の長所を、成熟ノードの改修という低コストな製造工程で同時に獲得することを目指している。

AD

なぜ強誘電体と3D積層なのか：SRAM並みの電力効率とHBMの10倍容量

技術の中核を担うのは、強誘電体メモリ（FeRAM）材料と独自の3D積層技術の組み合わせである。強誘電体材料は外部から電圧をかけると結晶内部の電気双極子が一定方向に並び、電圧を取り去った後も自発分極として状態を保持する。この分極の向きを「0」と「1」に対応させることで、電源を切ってもデータが消えない不揮発性メモリとして機能する。

従来のDRAMは微小なキャパシタに電荷を蓄える仕組み上、微細化に伴って電荷の漏れ（リーク電流）が増加し、ミリ秒単位でデータを再充電するリフレッシュ動作を繰り返さなければならない。このリフレッシュ動作とデータの読み書きに伴う充放電が、AIデータセンターにおいて無視できない電力熱損失を生んでいた。一方のSRAMはリフレッシュを必要とせず高速に動作するものの、1ビットを記録するのに6個のトランジスタを必要とするため、チップ面積を大量に消費し、単一チップ上にギガバイト級の容量を載せることは物理的に難しい。

Keplerは酸化ハフニウム系をはじめとする独自の複合強誘電体材料を開発し、原子層レベルでの精密な成膜と結晶構造制御を実現した。同社の発表によれば、この新材料技術と垂直方向への3D集積を組み合わせることで、「SRAMに迫る電力あたり帯域幅」を達成しながら、「SRAMおよび現行HBMの最大10倍の容量」を実現できるという。

データの保持に電力を消費しないため待機電力を大幅に抑えられ、分極反転に必要なエネルギーも極めて小さい。これにより、AIの大規模言語モデル推論で頻繁に読み出されるモデルのパラメータや、会話履歴を保持するKVキャッシュを大容量かつ低消費電力でプロセッサの至近に配置できる。

さらに同社は、長期的な展望として「二幕構成」の開発戦略を掲げる。第一幕としてAIメモリのボトルネック解消に取り組み、第二幕では強誘電体のスイッチング特性を極限まで高めて、シリコンCMOSトランジスタそのものを置き換えるBeyond-CMOS論理素子の実用化を目指す計画だ。

2027年シンガポール量産への関門：耐久性と歩留まりが握る勝敗

Keplerは量産の実行計画として、段階的なタイムラインを公表している。まず2026年末までに最初のチップサンプルの出荷を開始する。続く2027年には、GlobalFoundriesのシンガポール拠点（300mmウェハーファブ）で量産を立ち上げる計画であり、2027年分の生産枠はすでに割り当てが完了している。さらに2028年には米国内のGlobalFoundries製造施設で生産をスケールさせる計画で、現在は2028年から2030年に向けた割り当て調整を進めている。

しかし、新材料を用いたメモリが実用化に至るまでには、検証すべき物理的課題が横たわっている。歴史的にFeRAM技術が民生機器の主記憶として普及しきれなかった最大の理由は、書き換えを繰り返すうちに分極反転が起こりにくくなる「疲労（fatigue）」現象と、微細化に伴う信頼性の低下にあった。同社は材料科学のブレークスルーによってこの課題を克服したと主張するが、数千枚から数万枚規模の300mmウェハーを流した際に、均一なスイッチング特性と十分な商業歩留まりを維持できるかは、今後の量産実証を待つ必要がある。

GPUや各種AIアクセラレータとの相互接続インターフェースも実用上の重要な確認事項だ。HBMのようにシリコンインターポーザを介してプロセッサと超高密度に並列接続するのか、PCIeやCXLなどの高速バスを介して接続するのかによって、システム全体の実効スループットと放熱設計は大きく異なる。アクセラレータ側のメモリコントローラやソフトウェアスタックの対応を含め、エコシステム全体で受け入れられる接続標準を提示できるかが普及の鍵を握る。

メモリの供給不足と調達コストの高騰がAIデータセンターの投資回収を圧迫するなか、成熟ノードの改修で大容量と高効率を狙うKeplerの試みは、半導体産業の設備投資のあり方に一石を投じる。2026年末のサンプル出荷で提示される実測スペックと、2027年に予定されるシンガポールでの量産立ち上げが、この技術が次世代AIインフラの実権を握れるかどうかの最初の判定基準となる。