• 何が起きた: SEEQCが10月22日、チップ処理とNVIDIA Isingを組み合わせた量子誤り訂正の模擬評価を発表した。
  • なぜ重要か: 量子ビットの近くで処理を済ませ、GPUへの通信と復号の負担を減らす構成を探っている。
  • 次に見るべき点: 評価条件と絶対値の開示、および通信を含めた実機での検証が残る。

米SEEQCは10月22日、量子コンピューターの誤り訂正を担う処理を、自社のチップ技術とNVIDIAのAIモデル「Ising Decoding」に分担させる構成を発表した。量子プロセッサーを模擬したシステムで、Isingだけを前処理に使う構成に比べ、誤りの判定にかかる時間と、保護した量子情報が誤る確率の改善を報告している。狙いは、GPUへ渡す前にも仕事を済ませ、計算と通信の負担を減らすことだ。ただし実機で同じ効果を確かめた発表ではなく、評価条件の詳細にも未公表の部分が残る。

AD

GPUへ送る前にも誤りを処理する

SEEQCが組み合わせたのは、チップに実装する前処理用の復号器とIsing Decodingである。さらに自社の「Digital Link」とNVIDIAの「NVQLink」を、量子側とGPU側を低遅延で結ぶ通信の枠組みとして位置づけた。量子ビットの近くで専用の処理を行い、上位の計算機へ渡す情報を減らす設計であり、GPUだけを高速化する方法とは着眼点が異なる。

量子誤り訂正では、複数の物理量子ビットに情報を分散させ、誤りが起きた手がかりを繰り返し測る。その測定結果が「シンドローム」だ。そこから起きた可能性の高い誤りを推定し、どんな訂正が必要かを判断する古典計算を復号と呼ぶ。誤りを見つける測定と、測定から訂正を判断する処理は別の役割を担う。

検査結果を速く生成できても、判定が追いつかなければ未処理の情報がたまる。SEEQCが重視するのは、この待ち時間にも量子ビットの誤りが蓄積し得る点だ。局所的に判断できるものを先に処理すれば、残りを調べる計算機の負担を軽くできる可能性がある。

ここでIsingも、すべての誤りを最終判断する復号器ではなく、前処理を担うモデルである。NVIDIAのCUDA-Q QEC 0.6の技術解説では、AIが局所的な誤りを処理した後、解消できなかったシンドロームをCPU上の「PyMatching」へ送る構成が説明されている。PyMatchingは、検出された手がかりの組み合わせから訂正を求める全体の復号器だ。

つまり、局所的な処理と全体を見渡す判断を組み合わせる考え方は、Ising側にもすでにある。今回の新しさは、その前処理構成にSEEQCのチップ技術と通信の設計を組み合わせ、模擬系で比較した点にある。ただしSEEQCの発表は、統合評価で使った最終段の復号器や処理順序を詳述していない。NVIDIAの標準的な構成図を、そのまま今回の実装図として読むことはできない。

公開条件と未開示条件

今回の比較対象は、NVIDIA Isingを単独の前処理用復号器として動かす構成だった。SEEQCは、規模を拡大した際の現実的な復号遅延を織り込んだ模擬システムで、多段構成を評価したと説明する。一方、実行時間が何マイクロ秒から何マイクロ秒になったのか、論理誤り率がどの値からどの値へ変わったのかは公表していない。符号の種類と大きさ、試行数も記載がなく、改善の大きさや統計的なばらつきを独立に計算できる情報はそろっていない。

条件を読む際に区別したいのが、同社のJerome Javelle氏による10月7日の公式ブログだ。こちらは、全体の復号結果を待つ間に局所的な訂正を繰り返す「反射型復号器」を扱い、模擬メモリ実験の条件を具体的に示している。情報を保持する実験であり、今回のIsing統合評価と同じ試験だとは説明されていない。

統合評価と別のSEEQCブログの開示条件を分ける表。

比較項目 10月22日のIsing統合発表 10月7日の反射型復号器ブログ
対象 量子プロセッサーとシステム構成のシミュレーション STIMによる量子メモリのシミュレーション
誤り訂正符号 詳細の記載なし 符号距離17の回転表面符号
ノイズ条件 詳細の記載なし T1＝50μs、T2＝30μs。追加ゲート誤り10⁻⁴、読み出し誤り2%
想定した時間 現実的な復号遅延を考慮との説明 全待機時間10μs、反射周期250ns
試行数 記載なし 記載なし

表はSEEQCの10月22日発表と10月7日の公式ブログの開示項目を比較したものだ。T1とT2はそれぞれエネルギー緩和と位相の乱れに関わる時間であり、表の値はシミュレーションへ与えた条件である。右列の具体的な数値で、左列の未公表部分を埋めることはできない。

ブログの反射回路は、周囲の補助量子ビットから得た検査結果を単純な論理積で判定する。条件に合えば訂正パルスを出すか、訂正内容を記録する仕組みだ。全体の復号器とは同期も通信もせず、独立に動くと説明されている。この方式は、量子ビットの近くに処理を置く意味を理解する手がかりになるが、今回の多段構成と同一の回路や評価手順だったとは確認できない。

AD

次は通信を含めた実機統合の検証へ

10月22日の成果は、現時点で企業のプレスリリースによる報告である。発表には今回の統合評価に対応する査読論文やDOIへの案内がなく、独立した追試も確認できていない。紹介されているNature Electronics掲載の量子制御技術は別の成果であり、その査読を今回の復号性能の検証と取り違えてはならない。

Ising側の背景には、Christopher Chamberland氏らNVIDIAの5人による「Fast and accurate AI-based pre-decoders for surface codes」がある。4月14日公開のarXiv:2604.12841で、DOIは10.48550/arXiv.2604.12841。確認できた公開版はプレプリントであり、arXivの掲載ページに査読誌の情報はない。局所的なAI処理から残りのシンドロームを全体の復号器へ渡す研究だが、SEEQCとの今回の統合構成を検証した論文ではない。

また、今回の報告はシステム構成を変えたシミュレーションの比較であり、観察データの相関を調べた研究とは異なる。ただし、チップ処理、AIモデル、通信経路それぞれが改善へどれだけ寄与したかを切り分ける情報は示されていない。会社が説明する仕組みは改善を期待する理由になるものの、実機でも同じ因果効果が得られると結論づける段階にはない。

SEEQCのMatt Hutchings最高製品責任者は、発表で「量子誤り訂正は本質的にシステム全体の課題だ」と述べた。復号の速さに加え、データ移動と論理誤り率を一体で考えるという文脈の発言である。同社は次の段階として、これまでに示したシステム構成要素を統合し、量子プロセッサーと高性能計算基盤をチップ間で接続する方針を掲げている。

実機へ進んだ際には、通信を含む訂正の往復時間と、同じノイズ条件での論理誤り率を併せて測る必要がある。比較前後の絶対値と試行数が公開され、別の研究者が再現できれば、局所の専用チップにどの仕事を任せると量子計算を支えられるのか、設計の判断材料が増える。