サウジアラビアのキング・アブドゥッラー科学技術大学（KAUST）の研究チームが、世界初となる6層の垂直積層型ハイブリッドCMOS（相補型金属酸化膜半導体）マイクロチップの開発に成功した。これは、これまで2層が限界とされてきた同分野の技術を大きく前進させるものであり、半導体業界が直面する「ムーアの法則」の物理的限界に対する有力な解答の一つである。
ムーアの法則の限界と3次元集積化という必然
半導体技術の進化は、長らく「ムーアの法則」として知られる経験則に沿って進んできた。これは、チップ上のトランジスタ集積密度が約2年で2倍になるというもので、トランジスタ自体を微細化（平面スケーリング）することで実現されてきた。しかし、この微細化は物理的な限界に近づいている。トランジスタが原子レベルのサイズに達すると、量子トンネル効果によるリーク電流の増大や、製造プロセスの複雑化に伴うコストの指数関数的な高騰といった深刻な課題が顕在化する。
この平面スケーリングの壁を乗り越えるため、半導体業界が次なる活路として見出しているのが、回路を垂直方向、つまり上方向に積み重ねる「3次元集積化（3Dインテグレーション）」である。チップを超高層ビルのように構築することで、限られた面積内での集積密度を飛躍的に向上させ、さらに層間の配線長を短縮することで信号遅延を低減し、高速化と低消費電力化を同時に達成できる可能性がある。
しかし、3次元集積化の実現は容易ではない。最大の障壁は「熱」である。従来の半導体製造プロセスは、数百℃に達する高温環境を必要とする。多層構造を形成する際、新たな層を製造するための熱処理が、既に形成されている下層の回路、特に熱に弱い有機材料などに致命的なダメージを与えてしまう。この「サーマルバジェット（熱予算）」の問題が、これまでハイブリッド回路の積層数を2層程度に留めてきた主因であった。KAUSTの研究チームは、この根本課題に正面から取り組み、ブレークスルーを達成したのである。
6層積層ハイブリッドCMOSのアーキテクチャ
今回開発されたマイクロチップの核心は、その「ハイブリッド構成」と、それを可能にした「低温プロセス技術」および「界面制御技術」にある。
ハイブリッドCMOSアーキテクチャの構造
このチップは、n型トランジスタとp型トランジスタを相補的に組み合わせたCMOS構造を基本とする。特筆すべきは、その材料選択だ。
- n型トランジスタ (n-type OxT): チャネル材料として、n型の無機金属酸化物であるインジウム酸化物 (In₂O₃) を採用。電子の移動度が高く、安定した動作が期待できる。
- p型トランジスタ (p-type OrT): チャネル材料として、p型の有機半導体であるC16IDT-BTを採用。有機材料は、柔軟性（フレキシビリティ）や大面積への均一な塗布が可能といった利点を持つ。
これら特性の異なる無機材料と有機材料を組み合わせた「ハイブリッド」構成により、シリコンベースの硬いチップでは実現が難しい、大面積で柔軟なエレクトロニクスへの応用が視野に入る。
積層構造は、3つのn型OxTスタックと3つのp型OrTスタックが交互に積み重ねられた計6スタックで構成されており、絶縁層などを含めると全体で41層にも及ぶ複雑な構造となっている。 この多層構造は、極めて高い機能密度を実現するための青写真となる。
技術的障壁の克服：低温プロセスと界面平坦性
研究チームは、積層化を阻んできた複数の技術的障壁を独創的なアプローチで乗り越えた。
1. 徹底した低温プロセス技術
最大のブレークスルーは、製造プロセス全体を低温で完結させた点にある。論文によれば、全工程でプロセス温度は150℃を超えることがなく、多くのステップは室温に近い温度で実施された。 これは、従来の半導体製造で常識とされていた数百度の高温処理を根本から覆すものである。この低温プロセスにより、下層に形成された熱に弱い有機半導体（p-type OrT）へのダメージを完全に回避し、安定した特性を保ったまま6層もの積層を可能にした。この技術的選択は、将来のヘテロジニアス集積（異種材料の混載）において極めて重要な意味を持つ。
2. 界面平坦性の精密制御
3次元積層において、層と層の間の界面の粗さ（インターフェイシャル・ラフネス）は、トランジスタの性能を直接左右する。界面が荒れていると、キャリア（電子や正孔）の走行が妨げられ、移動度が低下したり、特性のばらつきが大きくなったりする。
研究チームは、電極のパターニングにおいて、従来のアセトンを用いたリフトオフ法ではなく、ICP-RIE（誘導結合プラズマ反応性イオンエッチング）法を採用した。 これにより、電極のエッジに発生しがちな「ツノ」状の突起を排除し、極めて滑らかな界面を実現。論文では、この界面制御がデバイスの信頼性向上に大きく貢献したことが示唆されている。下層の平坦性が上層の品質を決定するため、最初の層から一貫して平坦性を維持するプロセス技術の確立が、多層化の鍵であったと推察される。
600個の素子が示す卓越した性能と効率
この6層積層チップの性能を評価するため、研究チームは合計600個のトランジスタと300個のインバータ回路を試作し、詳細な測定を行った。
トランジスタ単体の特性
測定されたトランジスタは、良好な電気的特性を示した。
- サブスレッショルドスイング (SS): トランジスタのスイッチング性能の鋭さを示す指標。SS値が低いほど、小さなゲート電圧の変化でON/OFFを切り替えられる、つまり電力効率が高いことを意味する。測定では低いSS値が確認されており、効率的なスイッチング動作が可能であることを示している。
- ON/OFF比: トランジスタがON状態のときの電流とOFF状態のときの電流の比率。この値が高いほど、信号のON/OFFが明確になり、誤動作の少ない安定したデジタル回路を構築できる。本研究でも高いON/OFF比が達成されている。
- 電界効果移動度: キャリアの移動しやすさを示す指標。高い移動度は、高速動作に不可欠である。n型とp型のトランジスタで遜色のない移動度が得られており、CMOS回路としてバランスの取れた性能が期待できる。
重要なのは、これらの優れた特性が、異なるスタック（層）にまたがって、比較的均一に得られている点である。これは、開発された積層プロセスが安定しており、再現性が高いことを物語っている。
回路レベルでの性能
トランジスタを組み合わせた基本的な論理回路であるインバータの性能は、この技術の実用性を示す上で極めて重要である。
- 電圧利得（ゲイン）: 試作された300個のハイブリッドインバータは、最大で94.84 V/Vという非常に高い電圧利得を達成した。 これは、入力信号の微小な変化を効果的に増幅し、後段の回路へ確実に信号を伝達できる能力が高いことを意味する。
- 消費電力: さらに、消費電力はわずか0.47 µWと極めて低い値に抑えられている。 この驚異的な電力効率は、特にバッテリー駆動が前提となるウェアラブルデバイスやIoTセンサーにおいて決定的な優位性となる。
また、研究チームはこれらのトランジスタを用いて、デジタル回路の基本構成要素である3次元NORおよびNAND論理ゲートの構築にも成功している。 これは、単なる個別トランジスタの積層に留まらず、より複雑な演算処理を行う集積回路への道筋を具体的に示した成果である。
技術的意義と将来の応用分野
この6層積層ハイブリッドCMOS技術は、単なる記録の更新に留まらず、エレクトロニクスの未来を大きく変える可能性を秘めている。
大面積・フレキシブルエレクトロニクスの実現
この技術の最大のインパクトは、大面積エレクトロニクス分野にある。有機材料の採用と低温プロセスにより、ガラスやプラスチックフィルムのような安価で柔軟な基板上にも高性能な回路を形成できる可能性がある。これにより、以下のような応用が期待される。
- フレキシブルディスプレイ: 壁紙のように貼り付けられる超薄型ディスプレイや、折り曲げ可能なスマートフォンの性能向上。
- ウェアラブルデバイス: 衣服や皮膚に直接統合できる、より小型で高性能な健康モニタリングセンサー。
- IoT（モノのインターネット）: あらゆるモノに貼り付け可能な、超低消費電力のスマートセンサーや通信デバイス。
新しいコンピュータアーキテクチャへの道
アーキテクトの視点からは、この技術は新しいコンピュータアーキテクチャの設計思想を刺激する。例えば、演算を行うロジック層と、データを記憶するメモリ層を3次元的に高密度で混載することが可能になる。これにより、プロセッサとメモリ間のデータ移動に伴う遅延と消費電力、いわゆる「メモリウォール」問題を緩和し、システムの性能を飛躍的に向上させる道が開ける。
残された課題と今後の展望
この技術は大きな可能性を示す一方で、実用化に向けてはいくつかの課題も残されている。
最大の課題は熱安定性である。論文では、デバイスの特性が50℃を超えると劣化し始めることが報告されている。 一般的な電子機器が動作する環境や、産業用途で求められる信頼性を考慮すると、この熱安定性の向上は不可欠である。今後の研究では、より耐熱性の高い有機材料の探索や、デバイス構造の最適化が重要なテーマとなるだろう。
また、今回の成果は研究室レベルでの実証（Proof-of-Concept）であり、これを大規模な商業生産へとスケールアップさせるには、製造プロセスの再現性や歩留まりの向上といった、さらなる技術開発が必要となる。
結論として、KAUSTが達成した6層積層ハイブリッドCMOSチップは、半導体技術が平面から3次元へと移行する時代の到来を告げる画期的な成果である。低温プロセスと界面制御という核心技術によって、これまで原理的に困難とされてきた有機・無機ハイブリッド材料の多層集積化を実現した。残された課題は大きいものの、この技術が拓く未来は、より薄く、より柔軟で、より電力効率の高い、新しいエレクトロニクスの姿を明確に示している。
論文
- Nature Electoronics: Three-dimensional integrated hybrid complementary circuits for large-area electronics
参考文献
