Intelの元CEOであるPat Gelsinger氏が、AI向けの高帯域幅メモリ（HBM）について「ひどいメモリだが、現時点では最良の選択肢だ」と厳しく評価した。2026年10月9日に公開されたベンチャーキャピタルAndreessen Horowitz（a16z）の対談で、HBMの記憶密度やデータ転送帯域、消費電力、発熱などに多くの課題が残っていると指摘した。

一方、世界のDRAM市場では、AI需要の拡大によって供給不足が深刻化している。台湾のDRAMメーカーNanya Technology（南亜科技）は10月12日に発表した2026年第3四半期決算で、平均販売価格が前四半期比60％以上上昇した一方、出荷数量は減少したと明らかにした。同社は新工場の建設を進めているものの、本格的な生産能力の拡大には2028年末までかかる見通しだ。

HBMの性能上の課題と、DRAM市場全体の供給不足は、密接に関係しながらも異なる問題である。HBMでは、GPUに大量のデータを供給するための接続技術や、メモリと演算チップの発熱を抑える設計が重要になる。一方、一般的なDRAMの供給不足を解消するには、生産設備を増強し、必要な製品を十分な数量で供給できる体制を整えなければならない。

AD

「HBMはひどいメモリ」それでも現時点では最良の選択肢

Pat Gelsinger氏は現在、ベンチャーキャピタルPlayground Globalのゼネラルパートナーを務めている。a16zが10月9日に公開した対談『Chips, Memory, and Power』では、AIによって半導体設計が高速化する一方、実際の製造やメモリ帯域、電力供給、先端パッケージングなどが新たな制約になっていると指摘した。

Gelsinger氏によれば、AIの活用によって半導体の論理回路設計は大幅に効率化できるようになっている。しかし、設計が完成してから半導体を製造し、先端パッケージングを施して、データセンターで実際に使用できるようにするまでには依然として長い時間がかかる。半導体設計そのものが速くなっても、製造や実装に要する期間が短縮されなければ、AIの進化にハードウェアの供給が追いつかなくなるというわけだ。

そうした制約の一つとして挙げたのが、メモリ帯域だった。公開されている対談の書き起こしによると、Gelsinger氏は12分10秒付近で、HBMについて「HBMはひどいメモリだ。ただ、今ある中では最良のものだ」と語っている。同氏は続けて、記憶密度の低さ、チップ周辺部で確保できるデータ転送帯域の制約、消費電力、発熱を問題点として挙げた。

「ひどい」という強い表現だけを見ると、HBMそのものを否定しているようにも聞こえる。しかし、Gelsinger氏は現在利用できる技術の中ではHBMが最も優れた選択肢であることも認めている。つまり、現在のAIアクセラレーターには欠かせないメモリでありながら、理想的なメモリ構造とは言い難いという評価だ。

HBMは、複数のDRAMダイを垂直方向に積み重ね、GPUなどの演算チップの近くに配置するメモリ技術である。多数の信号線を利用してデータを並列転送することで、非常に広いメモリ帯域幅を実現できる。AIの学習や推論では、膨大なパラメーターや中間データを演算器へ供給する必要があるため、この帯域幅が極めて重要になる。

ただし、HBMが優れているのは主にデータを大量に転送する能力だ。一定の面積にどれだけのデータを保存できるかを示す「記憶密度」と、一定時間にどれだけのデータを転送できるかを示す「メモリ帯域幅」は異なる指標であり、帯域幅を最大化する設計が記憶密度や製造コスト、発熱の面でも最適とは限らない。Gelsinger氏が問題視したのは、こうした設計上のトレードオフだ。

なお、対談では比較対象となるメモリの世代や記憶密度の具体的な数値は示されていない。そのため、HBMの記憶密度が他のメモリより何倍劣るといった定量的な結論を、この発言だけから導くことはできない。

HBM4は2,048ビット幅に進化、それでも接続と放熱が課題

HBMの技術的な課題を理解する上で重要なのが、メモリと演算チップを接続する物理的な構造だ。HBMはGPUの近くに配置されるが、両者の間では大量のデータを高速でやり取りする必要がある。そのためには、データを送受信するための信号線や、それらを制御する回路をチップ上に配置しなければならない。

この物理的な接続部分を担うのが「PHY（Physical Layer）」と呼ばれる回路だ。半導体設計ツール大手Synopsysが公開しているHBM4 PHYの仕様書によると、同社のHBM4対応PHYは2,048ビット幅の接続を備え、データ端子当たり最大12Gbpsの転送速度に対応している。

2,048ビット幅とは、2,048本のデータ信号線を利用して並列にデータを転送できるという意味だ。このような広い接続幅によって高いメモリ帯域幅を実現できる一方、PHY回路や配線を配置するための面積も必要になる。Gelsinger氏が指摘したのは、こうしたチップ周辺部で確保できる接続帯域の制約だ。

GPUの演算能力を高めても、メモリとの接続部分が十分なデータを供給できなければ、演算器は性能を最大限に発揮できない。さらに、HBMの容量を増やすことと、GPUへデータを転送する経路を広げることは別の課題となる。メモリダイを積み重ねて容量を増やしても、GPUとの接続帯域がそのままであれば、データ転送性能も同じ割合で向上するわけではない。

PHYの配置自由度を高める技術開発も進む

ただし、HBMの接続技術は着実に進歩している。SynopsysはHBM4 PHYの設計で、微細な接続端子であるマイクロバンプの配置を最適化し、PHY回路が占める面積を削減している。さらに、従来より長い接続経路にも対応することで、性能を維持しながら、SoC上でPHYを配置する場所の自由度を高めているという。

これにより、演算チップの設計者は、メモリとの接続回路を配置する際の制約をある程度緩和できる。ただし、これはSynopsysが自社のPHYについて示した技術的な特性であり、あらゆる半導体設計でチップ周辺部の制約が解消されたことを意味するわけではない。重要なのは、HBMの帯域幅を拡大するための取り組みが、単に信号線を増やす方向だけでなく、接続回路の小型化や配置の自由度を高める方向でも進められているという点だ。

GPUから伝わる熱と、HBM自身が発生させる熱

HBMのもう一つの大きな課題が発熱である。HBMはGPUの近くに配置されるため、GPUから発生した熱の影響を受ける。さらに、HBM自身も高速でデータを転送する際に電力を消費し、熱を発生させるため、隣接するGPUから伝わる熱と、HBM内部で発生する熱の両方を考慮する必要がある。

この問題については、韓国科学技術院（KAIST）のKeeyoung Son氏らが2023年の国際会議「IEEE EDAPS」で発表した研究『Thermal Analysis of High Bandwidth Memory (HBM)-GPU Module considering Power Consumption』が参考になる。研究チームは、HBMとGPUを組み合わせたモジュールを対象に、3次元の熱解析を行った。

その結果、解析した構成では、HBMの消費電力が30W未満の場合、GPUから伝わる熱が主な問題となった。一方、HBMの消費電力が30Wを超えると、HBMのPHY回路自身が発生させる熱が支配的になったという。ただし、この30Wという値は、あくまで研究チームが解析した特定のモジュール構成で得られた結果であり、すべてのHBMに共通する発熱の限界値ではない。

この研究が示しているのは、HBMの発熱対策ではGPUからの熱の流入だけでなく、データ転送回路そのものの消費電力も重要になるということだ。HBMの接続帯域を広げても、消費電力や発熱の問題が自動的に解消されるわけではなく、今後も接続回路の設計と放熱技術を組み合わせた改善が求められる。

AD

Nanya、DRAM価格が60％超上昇する一方で出荷数量は減少

HBMの性能向上とは別に、メモリ業界全体で深刻化しているのがDRAMの供給不足だ。台湾のDRAMメーカーNanya Technologyは、2026年10月12日に公表した第3四半期決算で、平均販売価格（ASP）が前四半期比60％以上上昇したと発表した。一方、出荷したDRAMの容量はビット換算で前四半期比1桁台半ばの減少となった。

つまり、メモリの販売価格が大幅に上昇した一方で、実際の出荷数量は減少していた。この数字は、DRAM市場の需給が厳しい状況にあることを示している。ただし、これはNanya自身の販売実績であり、価格上昇と出荷数量の減少だけから、世界全体のDRAM供給量が同じ割合で減少したと判断することはできない。

それでも、価格の大幅な上昇が続く一方で出荷数量が増えていないという状況は、メモリの供給能力をどれほど早く拡大できるかという問題を浮き彫りにしている。

DRAM不足は2028年初まで続くのか、新工場の稼働計画を確認

今後の供給見通しについて、中国のITメディアIT之家は10月13日付の記事で、NanyaがDRAMの供給不足は2028年初めまで続くとの見方を示したと報じている。ただし、これは将来の需給に関する見通しであり、2028年初めに供給不足が確実に解消するという予測ではない。実際、Nanyaが公式に発表した新工場の増産スケジュールを見ると、生産能力の拡大にはさらに時間がかかる計画になっている。

同社の10月12日の決算発表によると、新工場への製造装置の搬入は2027年第1四半期に始まる予定だ。その後、生産能力を段階的に引き上げ、2028年末までに月間3万枚、2030年末までに月間5万枚のウェハ投入能力を確保する計画となっている。

時期 Nanyaの新工場に関する計画 内容
2027年第1四半期 製造装置の搬入開始 生産設備を工場へ導入する段階
2028年末 月間ウェハ投入能力3万枚 生産能力拡大の中間目標
2030年末 月間ウェハ投入能力5万枚 新工場のフル稼働時における能力目標

これらはNanyaの公式決算発表に基づく将来計画であり、いずれも現時点で達成済みの数字ではない。また、ウェハ投入能力とは製造ラインに投入できる半導体ウェハの枚数を示すもので、完成したDRAMの出荷容量を直接表す数字ではない。実際に製品として出荷できる量は、製造プロセスや製品構成、歩留まりなどによって変わる。

そのため、2027年に新工場へ装置を搬入するからといって、同年中にDRAMの供給不足が解消するとは限らない。同様に、2028年末に生産能力が拡大する計画だからといって、2028年初めの需給がどのような状態になるかを直接判断することもできない。DRAM市場の需給は、生産能力が増える速度と、その間に需要がどれほど増加するかの両方によって決まる。

次世代製造プロセスと3D実装技術への投資も進む

Nanyaは新工場の増産に加え、DRAMの製造プロセスや先端パッケージング技術への投資も進めている。同社によると、第3世代の10nm級プロセスである「1C」について、2027年第1四半期から顧客による評価を開始する予定だ。さらに、次世代の「1D」「1E」プロセスや、極端紫外線（EUV）露光技術の開発も計画どおり進んでいるという。

また、台湾の屏東科学園区では、シリコン貫通電極（TSV）やウェハ積層などの技術を活用する3Dパッケージング・テスト工場を、2028年末までに整備する計画も明らかにしている。これらはNanyaが生産能力の拡大だけでなく、より高度なメモリ製造や実装技術にも取り組んでいることを示す。

ただし、新工場の建設や新プロセスの開発計画から、同社が特定のHBM製品をいつ量産できるかまで判断することはできない。HBMの供給能力を評価するには、DRAMの製造能力に加え、積層技術や製品の認証、顧客への出荷実績なども確認する必要がある。

AD

AIのメモリ需要はHBM以外にも広がっている

AI向けのメモリ需要というと、NVIDIAなどのAIアクセラレーターに搭載されるHBMが注目されがちだ。しかし、AIインフラに必要なメモリはHBMだけではない。AIを動かすサーバーには、CPUが使用するシステムメモリとしてDDR4やDDR5などのDRAMが搭載されるほか、ネットワーク機器やストレージシステム、管理用サーバーなどにもメモリが必要になる。

AIデータセンターへの投資が増えれば、GPUの隣に配置されるHBMだけでなく、こうした周辺システムが使用するDRAMの需要も増加する。台湾の中央通信社CNAが10月12日に報じたNanyaの決算説明会では、同社のLee Pei-ing社長が、AI関連の需要はHBMを超えて、ネットワーク、ストレージ、システム管理などへ広がっていると説明した。一般的なDRAM市場でも供給が逼迫しているという。

Nanyaの公式決算発表によると、サーバーやネットワーク、ストレージ、システム管理などを含むAIインフラ関連事業は、すでに売上高の20％以上を占めている。これはAI関連の需要が、HBMに限らず広範囲に及んでいることを示す数字だ。

DDR5への移行だけではDDR4の供給不足は解消しない

DRAM市場では、製品世代ごとの需要にも違いがある。一般にDDR5はDDR4より新しい規格であり、帯域幅や電力効率などの改善が進められている。しかし、新しい規格が登場したからといって、既存のDDR4への需要がすぐになくなるわけではない。

CNAの報道によると、Nanyaの売上高に占めるDDR5製品の割合は約10％にとどまっている。同社はDDR4への需要が引き続き強いため、近い将来にDDR5の売上比率を大幅に引き上げる予定はないという。

サーバーや産業機器、既存のPCなど、DDR4を使う製品が引き続き稼働している以上、DDR4を必要とする顧客も存在する。また、一般にDDR4とDDR5は互換性がなく、DDR4向けに設計された機器へDDR5をそのまま搭載することはできない。そのため、DRAM全体の生産能力が増えたとしても、必要とされる種類のメモリが十分に供給されなければ、特定の製品で供給不足が続く可能性がある。

メモリ不足を評価する際には、DRAM全体の生産数量だけでなく、DDR4、DDR5、LPDDR、HBMなど、それぞれの製品へ生産能力がどのように配分されているかも重要になる。

HBMの性能改善とDRAMの供給不足解消は別の課題

Pat Gelsinger氏によるHBMへの厳しい評価と、Nanyaが示したDRAM市場の供給不足は、AIインフラが直面する2つの異なる制約を表している。

HBMの課題は、限られた実装面積や消費電力、熱設計の条件の中で、GPUにどれほど多くのデータを供給できるかという問題だ。この課題に対しては、メモリの構造や接続回路、先端パッケージング、冷却技術などの改善が必要になる。一方、一般的なDRAMの供給不足は、需要の拡大に生産能力が追いついていないという問題であり、新工場への投資や製造装置の導入、歩留まりの改善、必要な製品への生産能力の配分が重要になる。

HBMの性能が向上しても、それだけでDDR4やDDR5の供給不足が解消するわけではない。逆に、汎用DRAMの生産能力が拡大しても、HBMとGPUの接続帯域や発熱の課題が解決するとは限らない。

Nanyaの今後を評価する上では、2027年第1四半期に予定される新工場への設備搬入が計画どおり進むか、2028年末までに月間3万枚のウェハ投入能力を確保できるかが重要になる。さらに、生産能力の拡大によって、どの種類のDRAMがどれほど増産され、どの顧客へ供給されるのかも確認する必要がある。HBMについては、接続帯域の拡大に伴う電力・熱設計の改善や、GPUとの実装技術の進歩が引き続き焦点となる。

AIが必要とする計算能力を拡大するには、GPUそのものの性能だけでなく、それを支えるメモリの設計と供給体制を同時に改善しなければならない。Gelsinger氏がHBMを「ひどいメモリだが、現時点では最良」と評した背景には、現在のAIシステムが最良の選択肢を使っていても、なお大きな技術的制約を抱えているという現実がある。

今後のAIインフラ競争では、GPUの演算性能に加え、必要なデータを十分な速度で供給できるか、そして、そのためのメモリを必要な数量だけ確保できるかが、ますます重要になっていくだろう。