GlobalFoundries、EUVを使わず「7nm級」の性能を実現へ：次世代半導体技術の量産計画が明らかに

GlobalFoundries（GF）の次世代半導体製造技術「FDX Fusion」は、2028年に初期顧客向けの生産を開始し、2030年の本格量産を目指す計画だ。Tom's Hardwareが11月6日に公開したインタビューで、GFのFD-SOI事業部バイスプレジデントを務めるSudipto Bose氏が明らかにした。平面型トランジスタを使いながら7nm級のデジタル性能を目指すこの技術について、1,400万ゲート/mm²という集積度の目標や、EUV露光を使わなくても新たな製造装置が必要になることも判明した。10月の公式発表で示された「2028年の製造開始」は、必ずしも大規模な量産供給の開始を意味するものではなかった。

2028年の初期生産から2030年の本格量産へ

GFは10月9日の公式発表で、ドイツのドレスデン工場において、2028年にFDX Fusionの製造を開始する計画を示していた。今回、Bose氏はTom's Hardwareの取材に対し、2028年に予定しているのは初期顧客向けの生産であり、本格量産は2030年を目標としていると説明した。ただし、本格量産への移行時期は、初期顧客の動向や採用される用途によって左右されるという。

FDX Fusionの製造計画とドレスデン工場の増産計画

公表時点	対象・段階	目標時期	内容
2026年10月9日	FDX Fusionの製造開始	2028年	GFの当初の公式発表
2026年11月6日	FDX Fusionの初期顧客向け生産	2028年	Bose氏が製造開始時の段階を具体化
2026年11月6日	FDX Fusionの本格量産	2030年	初期顧客や用途に左右される目標
GFのドレスデン工場増強計画	SPRINTによる工場全体の生産能力拡大	2028年末	300mmウェハーの年間生産能力を100万枚超に拡大。FDX Fusion専用の生産能力ではない

今回の説明によって、2028年の製造開始と2030年の本格量産が、異なる生産段階を指していることが明確になった。2030年は確約された量産開始時期ではなく、10月から11月にかけて製造計画が延期されたと判断する根拠もない。また、ドレスデン工場全体の生産能力拡大と、FDX Fusion単独の供給能力は区別する必要がある。

GFはドレスデン工場の増強計画として、11億ユーロを投じる「SPRINT」を進めている。同社は2028年末までに、工場全体の300mmウェハー生産能力を年間100万枚超へ引き上げる計画だ。ただし、この数字はFDX Fusion専用の生産能力を示すものではない。さらに、FDX Fusionの技術開発開始には、ドイツ政府によるIPCEI ASTの承認という条件も付いている。工場全体の増産計画、技術開発の前提条件、個別プロセスの量産スケジュールは、それぞれ分けて評価する必要がある。

1,400万ゲート/mm²で目指す「7nm級」の性能

GFはFDX Fusionについて、初代FDXの2倍を超える集積度と、7nm級のデジタル性能を目標に掲げている。今回、Bose氏が明らかにした1,400万ゲート/mm²という数値は、論理回路の集積度を表す指標だ。ここでいうゲートは論理演算を担う回路の単位であり、トランジスタ1個を意味するものではない。したがって、この数字をそのままトランジスタ密度として扱うことはできない。

Bose氏によると、FDX Fusionの集積度は8nm級に相当する一方、1W当たりの演算性能などの電力効率では7nm級を目指しているという。集積度と性能で異なるプロセス世代を引き合いに出しているのは、それぞれ異なる指標を比較しているためだ。「7nm級」という表現は、トランジスタの特定の物理寸法を意味するものではなく、他社の7nmプロセスとあらゆる性能や仕様が同等になることを保証するものでもない。

また、論理ゲート密度からチップ全体の面積を単純に算出することもできない。実際の半導体には論理回路だけでなく、SRAMやアナログ回路なども搭載され、それぞれ必要な面積や設計条件が異なるためだ。トランジスタの配置間隔を示すピッチなどの詳細な寸法は今後公表される予定であり、今回の数値だけでは、他社プロセスとの厳密な集積度比較は難しい。

性能と消費電力についても、GFは現行FDXとの比較で具体的な改善目標を示している。同じ消費電力なら性能を30%高め、同じ性能なら消費電力を40%削減するというものだ。いずれも動的ボディバイアスの活用を含む目標であり、同一の動作条件で性能30%向上と電力40%削減を同時に達成したという意味ではない。実際の製品設計では、消費電力を一定に保って処理性能を高めるのか、必要な性能を維持しながら電力を削減するのかによって、得られる効果が異なる。

平面型FD-SOIはどのように性能を高めるのか

FD-SOI（Fully Depleted Silicon on Insulator）は、絶縁膜の上に形成した極めて薄いシリコン層にトランジスタを作る技術だ。GFの技術解説やSTMicroelectronicsの解説によると、埋め込み酸化膜と薄いシリコン層を組み合わせることで、平面型の構造を維持しながらトランジスタの電気的な制御性を高められる。シリコンを立体的なフィン状に加工するFinFETとは異なる構造を採用している。

FD-SOIの特徴の一つが、基板側に加える電圧によって、トランジスタがオンになるしきい値電圧を調整できることだ。この仕組みを利用すれば、高い処理性能が必要な場面では動作速度を引き上げ、待機時などには漏れ電流を抑えられる。動作状況に応じて基板側の電圧を変える技術は「動的ボディバイアス」と呼ばれ、性能と消費電力のバランスを柔軟に調整するために使われる。ただし、あらゆる動作条件で高速化と省電力を同時に最大化できるわけではなく、用途に応じた制御が必要になる。

FDX Fusionでは、基板材料の改良も進められている。EE TimesによるGF欧州工場責任者Manfred Horstmann氏へのインタビューによると、GFはCEA-LetiやSoitecと協力し、結晶構造にひずみを加えることでキャリアの移動特性を改善する「ひずみシリコン基板」を開発しているという。平面型トランジスタという基本構造を維持しながらも、材料技術とボディバイアス制御を組み合わせることで、性能を改善する余地がある。ただし、これらは技術的な仕組みや開発方針を示すものであり、FDX Fusionが目標性能を実測で達成したことを裏付けるものではない。

GFは2018年8月の方針発表で、7nm FinFETの開発を無期限で保留し、差別化された半導体製造技術への投資を強化する方針を示していた。FDX Fusionは、当時中断したFinFETの開発を再開するものではなく、FD-SOI技術を発展させる独自の製造技術として位置付けられる。

EUV不要でも新たな製造装置と複雑な工程が必要に

FDX Fusionの特徴としてGFが強調するのが、EUV（極端紫外線）露光を使わずに7nm級のデジタル性能を目指せる点だ。EUV露光装置を必要としないことで、競争力のあるマスク費用などを実現する狙いがある。しかし、Bose氏はFDX Fusionの製造には新たな装置が必要であり、製造工程も既存の22nm FD-SOIや12nm FinFETより複雑になると説明している。つまり、EUV露光装置を導入する必要がないことは、既存設備をそのまま流用できることを意味しない。

具体的な製造方法については、Horstmann氏がEE Timesの取材で補足している。同氏によると、FDX FusionではArF液浸露光を採用し、初期段階では約50枚のフォトマスクを使用する見込みだ。EUVを使わなくても、微細な回路パターンを形成するためのマスクや、新たな基板材料などが必要になる。製造工程が複雑になるほど、工程管理や設備投資もコストに影響するため、約50枚というマスク数だけで他のプロセスとの製造コスト差を判断することはできない。

なお、EUVを使わずに7nm級の半導体を製造する技術自体は、業界初というわけではない。TSMCは2019年10月の発表で、N7+を同社初のEUV量産技術と位置付けているが、その前段階に当たるN7プロセスは、すでに1年以上前から量産されていた。したがって、「7nm」というプロセス世代の名称が、必ずしもEUVの使用を意味するわけではない。

現時点で、FDX Fusionのウェハー価格や既存装置の再利用率は公表されていない。量産時の歩留まりや、正常に動作するチップ1個当たりの製造コストについても、具体的な数字は明らかになっていない。GFはEUVを使わないことによるマスク費用などの抑制を目指しているが、それが最終的な良品単価の低減にどの程度つながるかは、実際の製造工程と量産実績によって判断する必要がある。

エッジAI向け半導体では機能統合と良品単価が鍵に

こうした技術的特徴と製造コストを踏まえると、FDX Fusionの競争力を判断するうえでは、単純なゲート密度だけでなく、製品に必要な機能をどの程度の電力とコストで実装できるかが重要になる。GFが主な用途として想定するロボット、車載機器、産業機器などでは、デジタル演算に加えて、センサーからの信号処理や外部との通信機能も必要になる。演算回路単体の性能だけを比較しても、製品全体の消費電力や製造コストを十分に評価することはできない。

GFはFDX Fusionについて、RF（高周波）回路やアナログ・混合信号回路を統合し、組み込み不揮発性メモリーやメモリー内演算技術にも対応する計画を掲げている。RF性能の指標であるfT/fmaxについては、最大0.5THzを目標としている。ただし、fTとfmaxはトランジスタの高周波特性を表す指標であり、デジタル回路が0.5THzで動作することを意味するものではない。FDX Fusionの性能は、デジタル演算、RF、アナログ回路、メモリーなど、それぞれの機能に適した指標で評価する必要がある。

設計資産の充実も、製品開発のコストや期間を左右する重要な要素だ。GFの既存FDXプラットフォームには、700を超えるIP（設計に再利用できる回路資産）が用意されている。ただし、これらすべてがFDX Fusionに対応し、検証を終えているわけではない。必要な無線通信回路やメモリー技術に対応できても、利用するIPの検証が十分でなければ、製品開発の期間や費用に影響する可能性がある。

GFが10月の発表で示した顧客との取り組みは、初期の開発・評価段階にあり、量産採用が確定したことを意味するものではない。2028年の初期顧客向け生産では、実際のシリコン上での電力効率や機能統合の完成度が重要な評価対象になる。その結果を2030年に向けた量産体制の確立につなげ、歩留まりや良品単価を含めた競争力を示せるかが、採用拡大を左右するだろう。FDX Fusionの価値は、単なる「7nm級」という名称ではなく、低消費電力の演算と通信などの機能を、どれだけ効率的かつ経済的に一体化できるかによって判断されることになる。