HRL Laboratoriesは2026年7月29日、低温CMOS制御器とシリコン量子ビットを一つの希釈冷凍機に組み込み、室温機器からリアルタイムの指令を受けずに反復符号を実行した成果を『Nature』で発表した。54個の量子ドットから最大18量子ビットを構成でき、距離5の反復符号では、同じデータから取り出した距離3の部分系に比べて論理誤り率が4.7分の1になった。
HRLはこの装置を「自走する量子プロセッサ」と表現する。実態は、量子アルゴリズムを自ら考える機械ではない。一度書き込まれた命令列を4Kの制御チップが実行し、室温の波形発生器がパルスを一つずつ送り続ける構成を外したことに新しさがある。量子ビットの数を増やす前に、制御配線と発熱が膨らむ問題へ半導体製造の手法で答えた研究である。
4K制御器が室温ラックをリアルタイム経路から外す
HRLの量子処理装置（QPU）は、4Kで動く制御基板、ミリケルビン領域の量子ビット基板、両者を結ぶ超伝導リボンで構成される。量子ビットはSi/SiGe量子井戸に閉じ込めた3個の電子の合成スピンへ情報を符号化する「交換相互作用型」だ。マイクロ波で共鳴を起こす代わりに、量子ドット間の交換相互作用を電圧パルスで切り替えるため、低温CMOSが作るベースバンド信号と組み合わせやすい。
制御チップは商用130nm RF CMOSで製造され、約7,000万個のトランジスタを載せる。最大250MHzで動く複数のシーケンサーが、6,144語の命令メモリからユーザープログラムを読み出す。プログラムを初期化した後は、室温機器との追加通信なしで命令を処理できる。典型動作時の消費電力は3.5W以下である。
アナログ部は156出力、366個のDAC、78個のパルス発生器を備える。150本の時変制御信号を4K側で生成し、35本の静的バイアスとともに量子ビットへ送る。パルス幅は400ピコ秒から6ナノ秒まで設定できる。室温から精密なアナログ波形を量子ビットごとに引き回す設計から、低温側へデジタル命令を渡す設計へ切り替えた。
4Kのチップは、平均電子温度150mKの量子ビットから見れば大きな熱源になる。そこでHRLは、幅約1cmのポリイミド上に296本のニオブ配線を並べた。10GHzまでの隣接クロストークをマイナス80dB未満に抑えながら、4K段から混合室へ伝わる熱を10マイクロワット未満に留める。信号の往復遅延は約3ナノ秒だ。制御器を低温へ移すだけでは成立せず、熱を通しにくい高密度配線まで一体で設計した点が効いている。
平均CNOT誤り率0.35%で200ラウンドを走らせた
査読後の掲載版が示す平均ゲート誤り率は、1量子ビット操作で0.017%、CNOTで0.35%だった。再現できた最小CNOT誤り率は0.09%である。CNOTは37個の交換パルスを45タイムステップに並べ、パルス間隔を12〜28ナノ秒に調整する。HRLの2023年の2量子ビット実験では符号化CNOTの忠実度が96.3%だったため、今回の平均値は誤り率でおよそ1桁改善したという論文の評価と整合する。
改善の全部を量子ドット材料へ帰すことはできない。内因性の電荷雑音は従来のHRL素子から10分の1以下になり、電荷雑音と磁気雑音がCNOT誤りへ与える寄与は合計0.02パーセントポイントと見積もられた。観測した誤りを支配したのは、静的な磁場勾配やパルス波形の文脈依存のずれだった。スピンレベルのシミュレーションでは、測定したCNOT誤りに合わせて置いた校正ずれの項が検出イベントの約80%を占める。これはモデル上の原因配分であり、直接測った割合ではない。
距離5の反復符号には、5個のデータ量子ビットと2個の補助量子ビットを使った。シンドローム抽出を1回から200回まで変え、各点を5万ショット繰り返している。200ラウンドの1回分だけで、初期化1,805回、測定805回、交換パルス33万5,422回に達する。距離5の論理誤り率は0.50%、同じ実験データ内の距離3部分系の平均は2.4%で、符号距離を上げたときの改善係数は4.7だった。ただし、距離5のデータには原因未解明の誤り率変動も残った。
別の6物理量子ビット実験では、4個のデータ量子ビットへ2論理量子ビットを埋め込む[[4,2,2]]誤り検出符号を3ラウンド実行した。各入力状態1万ショットのうち約77%を検出結果に基づいて捨てると、2論理量子ビット状態の忠実度は0.95となる。検出結果を無視した平均は0.59だった。高い0.95は全ショットを訂正して残した性能ではなく、誤りを検出した試行を除外した後の値である。
「自走」が指すのは命令実行と一部の自動調整
低温制御器が自律的なのは、書き込まれた命令を各クロックで解釈し、アナログ出力の設定を更新する部分だ。量子ビットの読み出し信号は今も室温でデジタル化され、静的な電流・電圧バイアスも室温系が供給する。電極へ与えるバイアスの決定には、手動と自動の両方が使われた。したがって、冷凍機の外にある電子機器を撤去した装置ではない。
調整ソフトウェア「Quiver」には、電子を各量子ドットへ読み込ませ、トンネル結合を合わせる自動ルーチンがある。電荷安定性図を読む畳み込みニューラルネットワークは、人がラベル付けした数千件のデータで学習した。単一量子ビットを完全自動で調整した一連の動作を木構造で記録し、数時間から数日に及ぶ無人運転の成否を後から追える仕組みも補足資料に示されている。複数箇所を並列に測ると、電子を読み込む工程を4〜5倍高速化できた。
それでも装置が任意の故障へ自分で対処するわけではない。材料と製造のばらつきがあるため、調整は探索的で、行き止まりから既知の状態へ戻る処理を人が組み込んでいる。今回の「自走」は、決定論的な低温シーケンサーと条件分岐を持つ調整ソフトウェアを組み合わせた自動運転である。汎用AIによる研究者の代替を示した成果ではない。
18量子ビットの先には配線製造と電力の壁が残る
HRLは2023年に6個の量子ドットで2量子ビットの汎用ゲートを示し、2025年には3層配線を使った拡張可能な2次元配列で99.9%を超える1量子ビット忠実度を報告した。今回のチップは54個の量子ドットを3列に並べ、最大18量子ビットを3×6格子へ構成できる。論理ゲート、2次元配線、低温制御を、誤り訂正プロトコルが走る一つの装置へまとめたことが前進である。
ただし、距離5の実験が使ったのは7物理量子ビット、[[4,2,2]]実験は6物理量子ビットであり、18量子ビット全体を誤り訂正したわけではない。反復符号が守る誤りの種類も限られ、[[4,2,2]]は誤りを検出して試行を捨てる方式だ。量産工程へ移せるインターコネクトと量子ビット側の後工程配線、1量子ビット当たりの制御電力、素子の均一性は、論文自身が未解決項目として挙げている。交換相互作用型量子ビットに合わせたシステム全体の誤り訂正設計も必要になる。
IBMは発表の6日前に、BoeingとGeneral MotorsからHRLを買収する最終契約を締結した。IBMが買収発表で挙げたのは、スピン量子ビットに加えて低温技術と制御電子回路である。インターコネクトとパッケージングも含む。今回のQPUは、その周辺技術が一つの装置として動くところまで来た証拠になる。ただし買収は規制承認などを条件とし、完了見込みは2026年第3四半期末だ。HRLの研究成果がIBMの製品計画へどう組み込まれるかは、契約完了後のロードマップで確かめる必要がある。
