半導体メモリの世界で、長年続いた「微細化」による性能向上の道が物理的な限界に近づく中、韓国の二大巨頭、Samsung ElectronicsとSK hynixが次世代DRAMのロードマップを相次いで具体化させてきた。その核心は、平面（2D）から立体（3D）へのアーキテクチャの歴史的転換だ。しかし、その移行プロセスは単純な一本道ではない。1台500億円以上ともされる最先端露光装置「High-NA EUV」の導入を巡る戦略的なジレンマ、そして競合Micronとのアプローチの違いが、DRAM市場の覇権争いを新たな段階へと導いているのだ。
平面（2D）の限界と「垂直化」という必然の選択
現在のDRAM市場は、10ナノメートル（nm）台の微細化競争の最終局面に差し掛かっている。Samsung、SK hynix、そして米国のMicron Technologyは、10nm級第6世代（1c）と呼ばれるプロセスで熾烈な争いを繰り広げてきた。しかし、回路線幅を縮めることで集積度と性能を高める従来のアプローチは、プロセスの複雑化と製造コストの急騰という巨大な壁に突き当たっている。
「平面（プレーナー）構造でのDRAM微細化は、法外なコストになりつつあり、性能向上の必要性にも迫られている」。浦項工科大学（POSTECH）のLee Byung-hun教授が指摘するように、業界は構造そのものを変える抜本的な解決策を模索せざるを得ない状況にある。その答えが「垂直化」、すなわちトランジスタや回路を縦方向に積み上げる3Dアーキテクチャへの移行だ。これは、すでにNANDフラッシュメモリで業界標準となった技術であり、ついにDRAMにもその波が本格的に到来したことを意味する。
次世代DRAMへの二つの道筋：「4F²」と「3D DRAM」
この歴史的な転換点において、SamsungとSK hynixが鍵として位置付けているのが「4F²」と呼ばれる新しいセル構造だ。
過渡期か本命か？「4F²」アーキテクチャの正体
DRAMの基本単位であるセルの面積は、これまで「6F²」が主流だった（Fはプロセスの最小加工寸法）。これを「4F²」へと縮小し、さらにトランジスタを水平配置から垂直配置（Vertical Gate）へと変更することで、チップサイズを縮小しつつ集積度を劇的に高めるのが4F²アーキテクチャの狙いだ。
両社はこの4F² DRAMのプロトタイプ開発を加速させており、早ければ2025年末にも動作検証を開始する計画だという。その性能は、既存モデル比で最大50%向上すると期待されている。Samsungは10nm級第7世代（1d）の次、SK hynixはその1世代後に4F²を導入する見込みで、計画通りに進めば3年以内に垂直構造を持つDRAMの量産が始まる可能性がある。
SK hynixは2025年6月に京都で開催された国際学会「IEEE VLSI Symposium 2025」で、この次世代技術を「4F² VG (Vertical Gate) プラットフォーム」と名付け、公式にロードマップを発表。同社のCha Seon Yong CTO（最高技術責任者）は、このプラットフォームが「高集積、高速、低電力を実現する」と強調し、技術的リーダーシップを強くアピールした。
究極のゴール「3D DRAM」とその衝撃的なインパクト
4F²が3D化への重要な布石である一方、その先に見据えられているのが、NANDフラッシュのようにセルを本格的に積層する「3D DRAM」だ。そして、ここで極めて重要な事実が浮かび上がる。TrendForceのレポートによれば、この3D DRAMは、High-NA EUVはおろか、従来のLow-NA EUV露光装置すら必要としない可能性が高いというのだ。垂直方向に密度を高めるため、微細なパターニングを必要とせず、より成熟したArF露光技術で対応できるからである。
これは、半導体製造の常識を覆しかねない、大きな意味を持つ。
浮かび上がる「High-NA EUV」のジレンマ
ASMLが独占的に供給するHigh-NA EUVは、2nm以下の最先端ロジック半導体の製造に不可欠とされる、まさに「ゲームチェンジャー」だ。Samsungもファウンドリ事業において、2027年の量産を目指す1.4nmプロセスでの導入を検討している。
しかし、DRAM事業においては、その立場は微妙だ。次世代の4F² DRAMではHigh-NA EUVの採用が見込まれるものの、その先の3D DRAMで不要となれば、巨額の投資を回収できる期間は想定よりも短くなる可能性がある。1台あたり3億7000万ドル（約580億円）以上とされる装置への投資は、極めて慎重な判断を要する。
このジレンマは、各社の戦略に明確な違いとなって表れている。
- SamsungとSK hynixは、4F²でのEUV活用を見据えつつ、3D DRAMへの移行を進める。
- TSMCは、ロジック半導体のA14プロセス（1.4nm相当）でHigh-NA EUVの採用を一旦見送る可能性が報じられており、コストと性能のバランスを慎重に見極めている。
DRAMメーカーにとって、High-NA EUVは「持つべきか、持たざるべきか」という究極の問いを突きつける存在となりつつあるのだ。
三者三様のロードマップ：Samsung、SK hynix、Micronの戦略 – 経営哲学が映し出す未来への賭け
DRAMの3D化という巨大な転換点を前に、メモリ業界の巨人たちが描く未来図は、驚くほど異なっている。それぞれの企業が持つ歴史、市場での立ち位置、そして未来へのビジョンという「経営哲学」そのものが色濃く反映された、三者三様の壮大な戦略だ。王者Samsungの「全方位戦略」、挑戦者SK hynixの「技術覇権戦略」、そしてMicronの「一点突破戦略」。この違いを理解することは、次世代DRAMの覇者を占う上で不可欠な羅針盤となる。
王者Samsungの「両面作戦」：ファウンドリとメモリのシナジーを狙う重厚な布陣
世界で唯一、最先端のメモリとロジック（ファウンドリ）の両方を手掛けるSamsungの戦略は、その巨大な企業体を象徴するように、重厚かつ全方位型だ。彼らの最大の強みは、一方の事業で得た知見と投資を、もう一方の事業に活用できる「シナジー効果」にある。
- High-NA EUV投資の必然性: ファウンドリ事業において、最大のライバルであるTSMCを2nm以下のプロセスで追撃・凌駕することは、Samsungにとって企業の威信をかけた至上命題だ。そのため、ASMLの最先端装置「High-NA EUV」への投資は避けて通れない。この投資は、まずファウンドリの微細化競争を勝ち抜くための布石である。
- シナジーによるリスク分散と効率化: そして、この巨額投資をファウンドリだけに留めないのがSamsungの真骨頂だ。High-NA EUVの運用で得られたノウハウやエンジニアリングリソースを、次世代DRAM（特に4F²）の開発に横展開することで、投資効率を最大化し、開発リスクを分散させる。メモリとロジック、二つのエンジンを持つからこそ可能な、まさに「王者の横綱相撲」と言える。
- 戦略的リスク: ただし、この戦略にはリスクも伴う。二兎を追う者は一兎をも得ず、という言葉があるように、両事業へのリソース配分が中途半端になれば、それぞれの分野で専門特化する競合（ファウンドリにおけるTSMC、DRAMにおけるSK hynix）に後れを取る可能性は常に存在する。巨大な投資負担が、かえって経営の柔軟性を奪う諸刃の剣にもなり得るのだ。
挑戦者SK hynixの「技術覇権戦略」：HBMの成功体験を武器に業界標準を握る
近年のHBM（広帯域メモリ）市場でNVIDIAとの強固な関係を築き、一躍業界の主役に躍り出たSK hynix。その成功体験は、彼らの戦略に「技術で市場をリードする」という強い自信と野心をもたらした。
- 技術広報によるイニシアチブ獲得: 彼らがIEEE VLSI Symposiumという世界で最も権威ある学術会議の場で、自社のロードマップを詳細に公開した行為は、極めて戦略的だ。「4F² VGプラットフォーム」という具体的な技術ブランドを打ち出すことで、次世代技術の標準（デファクトスタンダード）を自ら作り出し、業界の議論を主導しようという明確な意図が透けて見える。これは、単なる技術発表ではなく、競合に対する「技術的リーダーシップ宣言」に他ならない。
- 一点集中と技術への絶対的自信: SK hynixはメモリ事業への集中度が高い分、技術革新にリソースを傾けやすい。Cha Seon Yong CTOが「技術革新によってコスト増は解決できる」と公言したことは、その自信の表れだ。HBMで証明した技術力を武器に、3D DRAMという未知の領域でも他社を凌駕できるという確信が、この強気な戦略を支えている。
- 戦略的リスク: この戦略の最大のリスクは、その技術的ハードルそのものにある。もし、掲げたロードマップの実現が遅れたり、克服できない技術的障壁に突き当たったりした場合、市場の信頼を失い、先行者利益を逃すだけでなく、経営へのダメージも甚大になる。まさに「技術」という一本足打法であるがゆえの危うさを内包している。
Micronの「一点突破戦略」：4F²スキップという大胆な賭けの勝算
Samsung、SK hynixという韓国の二大巨頭に対して、米国のMicronが選択したのは、競合と同じ土俵で戦うことを避ける「非対称戦略」だ。その核心は、中間ステップである4F²を大胆にスキップし、開発リソースを最終目標である「3D DRAM」に全集中させるという、驚くべき決断にある。
- リソース集中によるゲームチェンジ: この「ジャンプ戦略」は、開発競争における後発者がしばしば取る、ハイリスク・ハイリターンな賭けだ。4F²という過渡的な技術への投資を回避することで開発コストと時間を圧縮し、競合が4F²に足踏みしている間に、一気に3D DRAMの量産化で先行しようという狙いである。成功すれば、市場のルールそのものを変えるゲームチェンジャーとなり、圧倒的なコスト優位性と先行者利益を享受できる。
- 地政学的な追い風: 米国政府による国内半導体産業への強力な支援策（CHIPS法など）は、Micronにとって大きな追い風だ。この支援を背景に、大胆な長期投資に踏み切りやすい環境が整っていることも、この戦略を後押ししている可能性がある。
- 戦略的リスク: もちろん、リスクは計り知れない。3D DRAMへの移行が想定以上に困難だった場合、Micronは4F²という「つなぎ」の製品を持たないため、市場で完全に孤立し、数世代にわたって競争力を失う危険性がある。これは、競合が着実に階段を上る中で、エレベーターで一気に最上階を目指すようなもの。途中でエレベーターが止まってしまえば、逃げ場はなくなる。この大胆な賭けが吉と出るか凶と出るか、業界全体が固唾をのんで見守っている。
構造変革を支えるエコシステムの挑戦 – 「共創」なくして未来なし
このDRAMの歴史的な構造変革は、SamsungやSK hynixといったチップメーカー一社の力だけで成し遂げられるものではない。平面（2D）から立体（3D）への移行は、特定の一技術のブレークスルーではなく、材料、プロセス、製造装置、計測技術といった、半導体製造に関わるあらゆる要素が連動して進化しなければ実現不可能な「システムレベルの革新」だからだ。もはや競争の主戦場は、個々の企業の開発室から、サプライヤーや研究機関をも巻き込んだ「エコシステム全体の総合力」へと移行している。
2025年5月に韓国で開催された半導体材料の国際会議「SMC Korea 2025」では、その壮絶な挑戦の舞台裏が克明に描き出されている。
挑戦①：材料革命 – 未知の物質を求める探求の最前線
3D構造が複雑化・微細化するほど、従来の材料はその物理的限界を露呈する。DRAMの性能と信頼性を担保するには、全く新しい特性を持つ材料の発見と実用化が不可欠だ。
- 性能の鍵を握る「高誘電率（High-k）材料」:
ベルギーの世界的な半導体研究機関imecのInhee Lee博士は、4F²や3D DRAMのような高密度アーキテクチャにおいて、キャパシタ（データを蓄えるコンデンサ）の性能を維持するためには、新しい高誘電率（high-k）材料が緊急に必要だと警鐘を鳴らす。垂直に伸びる微細な構造の中で、十分な静電容量を確保し、リーク電流を抑えることは最重要課題だ。これは、DRAMのデータ保持時間や性能に直結するため、次世代DRAMの成否を分ける核心的な技術の一つと言える。 - 3D化を支えるプロセス化学品と成膜技術:
フランスの産業ガス大手Air Liquideは、次世代半導体デバイスに向けた特殊ガス「Si, Ge, B Hydrides（ケイ素、ゲルマニウム、ホウ素の水素化物）」の重要性を強調した。これらのガスは、原子レベルで膜を堆積させるALD（Atomic Layer Deposition）プロセスなどで、高品質な絶縁膜や半導体層を形成するために用いられる。また、SK hynixのDeoksin Kil博士は、高機能フォトレジストやCMP（化学機械研磨）スラリーといった周辺材料の重要性も指摘。複雑な積層構造を寸分の狂いなく平坦化するCMP技術は、3D化における縁の下の力持ちだ。
挑戦②：製造装置の進化 – 3D構造を“造りきる”ための超絶技巧
新しい設計図と材料があっても、それを物理的な構造として精密に造り上げる装置がなければ絵に描いた餅だ。3D化は、製造装置メーカーにも極めて高いハードルを課している。
- 深く、まっすぐに掘る「高アスペクト比エッチング」:
垂直方向に積層される3D DRAMでは、信じられないほど深く、かつ細い穴（コンタクトホール）を無数に、そして完全に垂直に形成する必要がある。このHARP（High-Aspect-Ratio Process）と呼ばれる技術は、エッチング装置の性能を極限まで引き上げなければ実現できない。 - 原子レベルで接合する「ハイブリッドボンディング」:
製造装置世界最大手のApplied Materialsは、HBM（広帯域メモリ）で培われた3D実装技術の重要性を説く。特に、回路が形成されたウェハとメモリセルが形成されたウェハを直接貼り合わせる「ハイブリッドボンディング」は、3D DRAMでも鍵となる技術だ。Prayudi Lianto博士は、低温での確実な接合強度と、TSV（シリコン貫通電極）充填時のボイド（空隙）発生防止といった材料・プロセス両面での課題を挙げ、装置メーカーと材料メーカーの密な連携が不可欠であることを示した。 - 見えない欠陥を捉える「計測・検査技術」:
積層数が増えるほど、内部に潜む欠陥を目視で確認することは不可能になる。完成したチップの内部を非破壊で検査し、ナノメートル単位の欠陥を検出する高度な計測・検査技術がなければ、量産における歩留まりの安定は望めない。Entegrisが強調した「ウェハの汚染管理とフィルタリング技術」も、こうした微細な欠陥を未然に防ぐ上で極めて重要な役割を担う。
挑戦③：協業モデルの変革 – トップダウンから「共創」へ
こうしたシステムレベルの課題を解決するため、チップメーカーとサプライヤーの関係性そのものも変化を迫られている。かつてのような「チップメーカーが仕様を決め、サプライヤーがそれに応える」という一方的なトップダウンの関係はもはや通用しない。
開発の初期段階からチップメーカー、材料メーカー、装置メーカーが膝を突き合わせ、互いの知見を持ち寄って課題を解決する「共創（Co-creation）」モデルが不可欠となる。サプライヤー側からの技術提案が、チップメーカーの製品ロードマップを左右するケースも増えていくだろう。この新しい協業モデルをいかに早く、そして強固に構築できるか。それこそが、3D DRAM時代の真の競争力となるのだ。
DRAM新時代の幕開けと、勝者を決める新たなルール
我々が目の当たりにしているのは、単なるDRAMの世代交代ではない。微細化という一本道から、アーキテクチャ、材料、実装技術が複雑に絡み合う、多次元的な競争への移行である。
今後のDRAM市場の勝者を決めるゲームのルールは、もはや「誰が最も細い線を描けるか」ではない。「いかに効率的に、そして低コストに“高さ”を積み上げられるか」へと変わりつつある。この新たなルールの下で、Samsung、SK hynix、Micronが繰り広げる三者三様の戦略は、今後数年間の半導体業界の勢力図を塗り替える可能性を秘めている。High-NA EUVという高価な切り札をどう使うのか、あるいは使わないのか。その判断一つが、企業の未来を左右する。DRAM新時代の幕は、今まさに上がったばかりだ。
Sources
- SK hynix: SK hynix Presents Roadmap for Future DRAM at IEEE VLSI 2025
- Semi: SMC Korea 2025 Highlights Cutting-Edge Materials Driving Next-Gen Chips Breakthroughs SEMI
- TrendForce: News Samsung Reportedly Revises High-NA EUV Plans Limited Memory Use, Foundry Begins at 1.4nm TrendForce News
- ChosunBiz: Samsung and SK hynix rapidly develop 4F² DRAM to transition to 3D technology
