自動車が交差点に差し掛かる。歩行者の急な飛び出しはミリ秒単位で検出しなければならない一方、信号機の切り替わりは数秒スケールで追えば良い。路面の劣化傾向は数週間から数か月のスケールで現れる。時間スケールが異なるこれらの情報を、一つのセンサー、一つの処理回路が同時に扱う。現在の半導体デバイスが抱える根本的な困難は、ここにある。
2001年、ドイツの研究者Herbert Jaegerがエコー状態ネットワーク（Echo State Network, ESN）を提唱した。内部結合をランダムに固定したリカレントニューラルネットワーク（リザバー）に入力信号を流し込み、出力層の重みだけを学習させる。この手法はリザバーコンピューティングと呼ばれ、時系列データ処理の計算コストを大幅に下げる枠組みとして注目された。従来のリカレントニューラルネットワークでは内部結合の重みもすべて学習する必要があり、勾配消失や学習の不安定性が慢性的な問題になっていた。リザバーコンピューティングは、内部を「固定」することでこの問題を回避したのだ。
2010年代に入ると、このリザバーをソフトウェアではなく物理デバイスで実現する「物理リザバーコンピューティング」の研究が始まった。光回路、MEMS振動子、磁性体、酸化物半導体など、多様な材料系が提案されてきた。物理デバイスを使えば、信号の時間変化をデバイス自体の動的応答として自然に処理できるため、ソフトウェアでシミュレートする場合と比べて電力消費を桁違いに下げられる可能性がある。
しかし、物理リザバーには共通の構造的問題があった。デバイスの時間応答特性、つまり入力に対してどれくらいの速さで反応し、どれくらいの速さで元の状態に戻るかが、製造の段階で固定されてしまうのだ。
固定された「時間定数」が奪う情報
物理リザバーの性能は、デバイスの緩和時間定数が入力信号の時間スケールとどれだけ一致しているかで決まる。速く変化する信号を遅い応答のデバイスで処理すれば追従できず、遅い信号を速い応答で処理すれば情報が消えてしまう。
具体例で考えよう。心拍モニタリングでは、心拍そのものは1秒前後の周期だが、不整脈の兆候は数分スケールで現れ、長期的な心機能の低下は数日〜数週間のトレンドとして捉える必要がある。センサーの応答速度が1秒周期に最適化されていれば、数分スケールの変化は平均化されて消え、数週間のトレンドはそもそも検出できない。逆に数週間のトレンドに合わせれば、個々の心拍の異常を見逃す。
この問題への従来の対処法は二つあった。一つは、ソフトウェア側で前処理を行い、信号の時間スケールをデバイスの応答に合わせて変換する方法。もう一つは、異なる応答速度を持つデバイスを複数種類用意し、並列に並べる方法だ。前者は計算コストと電力消費を増大させ、後者は製造工程の複雑化を招く。いずれも「デバイスの応答は固定」という前提を受け入れたうえでの対症療法にとどまっていた。
2024年には『Nature Communications』に、タングステン酸化物メムリスタの3次元積層クロスバーアレイを用いた「ワイドリザバーコンピューティング」の報告があった。複数のリザバー層を並列に配置して多様な時間スケールを処理する試みだが、層ごとに異なる材料・構造を使い分ける必要があり、積層工程の複雑さが量産への障壁として残った。
根本にある問いは単純だ。一つのデバイスの応答速度を、製造後に変えることはできないのか。
二層ゲート構造が「速度の記憶」を実現した
KAIST電気工学部および半導体技術大学院のChoi Shinhyun教授（Chair Professor）率いる研究チームは、この問いに対し、トランジスタのゲートスタックに二つの機能層を積み重ねるという答えを出した。
開発されたデバイスはプログラマブル動的メムトランジスタ（Programmable Dynamic Memtransistor, PDM）と名付けられた。構造の要点は次の通りである。
ゲート絶縁膜の中に、電荷蓄積層（charge storage layer）と電荷トラップ層（charge trap layer）の二層が組み込まれている。電荷蓄積層は入力信号を受け取り、一時的に電荷を蓄えてから放出する。これがデバイスの「動的な応答」、すなわち時間経過に伴う電流の減衰を担う。一方、電荷トラップ層は、電子をトラップ（捕獲）することで半導体のバンド構造を非揮発的に変調する。このトラップされた電子の量が、電荷蓄積層から電荷が抜けていく速度、つまり緩和時間定数を決定づける。
ここで決定的な特徴がある。電荷トラップ層の状態は電源を切っても保持される。一度応答速度を設定すれば、外部からの継続的なバイアス供給も、入力データの前処理も不要になる。デバイスは「自分がどの速さで応答すべきか」を記憶したまま、次の電源投入後も同じ速度で動作する。フラッシュメモリが電荷の量でデータを保持するのと同じ物理原理を、応答速度の制御に応用したわけだ。
実験で確認されたチューニング範囲は、緩和時間定数で約5倍、特性周波数で10倍以上に及ぶ。一つのデバイス種を、プログラムによって「速い応答」から「遅い応答」まで複数の状態に設定できる。製造ラインを変える必要はない。電気的な書き込みだけで、同じチップ上の素子ごとに異なる応答速度を割り当てられる。
「ワイドリザバー」を単一デバイス種で構成する
PDMの真価は、単体ではなくアレイ構成で発揮される。研究チームは、異なる応答速度に設定した複数のPDMを並列に配置し、それぞれが異なる時間スケールの情報を同時に抽出する「ワイドリザバーコンピューティング」システムを構築した。
この構成がなぜ効くのか。リザバーコンピューティングの計算能力は、リザバーが入力信号をどれだけ高次元の特徴空間に変換できるかで決まる。異なる時間定数を持つ素子が並列に並ぶと、各素子が異なる時間窓で信号を「見る」ため、全体としてより豊かな高次元表現が得られる。研究チームは、この多様な時間応答の並列配置によって、リザバー状態行列のランク（線形独立な成分の数）が増大し、予測精度が向上することを示した。
ベンチマークタスクの結果を下表にまとめる。論文が報告するのは、単一リザバー構成を基準とした正規化平均二乗誤差（NMSE）の相対比である。信号の振幅や周波数構成によって絶対値が変わるため、論文では比率での比較が採用されている。
| タスク | 単一リザバー（固定応答） | PDMアレイ（ワイドリザバー） | 改善比 |
|---|---|---|---|
| 複数周波数重ね合わせ振動子予測 | NMSE = 1.0（基準） | NMSE ≒ 0.025 | 約40分の1 |
| 多変数カオス信号（Lorenzアトラクタ）予測 | NMSE = 1.0（基準） | NMSE ≒ 0.25以下 | 4倍以上 |
| 消費電力 | ソフトウェアベースの従来システム | 同等精度をより低消費電力で達成 | 論文では定量的比較なし |
注: NMSEの値は単一リザバー構成の誤差を1.0として規格化した相対値。絶対誤差は入力信号のパラメータに依存する。消費電力については「大幅削減」との記述があるが、具体的な数値は論文に示されていない。
Lorenzアトラクタの予測では、ソフトウェアベースのリザバーコンピューティングと同等の精度を達成しつつ、消費電力を大幅に抑えたと報告されている。
競合手法との構造的な違い
物理リザバーの時間応答を制御する試みは、PDMが初めてではない。以下の表に、主要なアプローチとの比較をまとめる。
| 項目 | 従来の物理リザバー | 3D積層メムリスタ（2024年） | ADRN提案（シミュレーション） | PDM（本研究） |
|---|---|---|---|---|
| 応答速度の制御 | 製造時に固定 | 層ごとに異なる素子を使用 | ReRAM抵抗でリアルタイム制御 | 電荷トラップ層で非揮発プログラミング |
| 制御の持続性 | 不要（固定） | 不要（固定） | 継続的バイアスが必要 | 非揮発（電源不要で保持） |
| 実証レベル | 実験実証あり | 実験実証あり | 回路シミュレーションのみ | 実験実証あり |
| 製造互換性 | 材料系による | 積層工程が複雑 | CMOS互換（設計上） | 商用半導体プロセス材料と完全互換 |
| 多様な時間スケール対応 | 単一スケールのみ | 複数スケール（構造で実現） | 複数スケール（抵抗値で実現） | 複数スケール（プログラミングで実現） |
PDMの優位点は、単一のデバイス構造、単一の製造プロセスで、多様な応答速度を実現できる点にある。3D積層方式のように異なる素子を積み分ける必要がなく、ADRN提案のように継続的な電力供給も不要だ。製造工程を増やさずに、電気的なプログラムだけで応答特性を変えられる。これは量産時のコストと歩留まりに直結する利点である。
量産への道と残された問い
研究チームは、PDMが商用の半導体製造プロセスで広く使われている材料と完全に互換性があると主張している。共著者にSamsung Electronics半導体研究開発センターのYoung Taek OhとJae-Duk Leeが名を連ねている点も、産業界との接点を示唆する。
ただし、実用化までに検証すべき点は多い。まず、今回の成果は実験室規模のアレイでの実証であり、大規模集積時の素子ばらつきや歩留まりは未検証だ。緩和時間定数のチューニング範囲は約5倍と報告されているが、実世界のセンサーデータが要求する時間スケールの幅（マイクロ秒から分単位まで）を完全にカバーするには、この範囲が十分かどうかは应用场景に依存する。
さらに、論文で示されたベンチマークタスク（重ね合わせ振動子予測、Lorenzアトラクタ予測）は、リザバーコンピューティング分野で標準的に使われる評価課題ではあるが、自律走行やロボティクスといった実際の応用シナリオでの性能は別途検証が必要だ。Choi教授は「自律走行車、ロボット、ウェアラブルなどのAIデバイスの性能を向上させながら消費電力を削減する基盤技術になることを期待している」と述べているが、これは将来の展望であり、現時点での実証済み性能ではない。
もう一つの課題は、電荷トラップ層の長期信頼性だ。非揮発性のトラップ状態が繰り返し書き換えに対してどれだけの耐久性を持つか、高温環境でトラップ電荷が漏洩しないかといった点は、車載や産業用途では避けて通れない検証項目になる。フラッシュメモリ分野では、この種の課題に対して10年単位での信頼性データが蓄積されてきたが、PDMの応答速度制御用途での同等データはまだ存在しない。
論文は2025年10月29日に投稿され、2026年6月23日に受理、同年7月4日に『Nature Communications』に掲載された。査読を経ており、再現性の検証は今後の独立した追試に委ねられる。