中国の半導体メーカーYMTC（長江存儲）が、垂直チャネルトランジスタ（VCT）を採用した新しい低消費電力DRAMを開発していることが明らかになった。Counterpoint Researchが2026年10月13日に公開した調査によると、このDRAMは4F²のセル構造を採用し、9,600 MT/sのデータ転送速度を目指している。性能目標を達成できれば、同社のFab 3で量産する計画だという。
YMTCはすでにFab 2で7,500 MT/sのLPDDR5を試験しているが、今回報じられた9,600 MT/sの開発品とは設計も開発段階も異なる。また、今回の情報は調査会社の報告によるもので、YMTC自身が量産開始を発表したわけではない。注目すべきは速度目標だけでなく、トランジスタの構造やウェハー接合技術をどのように活用し、実際の量産につなげるかという点だ。
Fab 2での試験とFab 3での量産計画は別の取り組み
LPDDRは、スマートフォンなどの携帯機器で使われる低消費電力DRAMの一種だ。データ転送速度はMT/s（メガトランスファー毎秒）で表される。なお、Counterpoint ResearchはYMTCの製品を「LPDDR5」と記載しており、「LPDDR5X」という正式な仕様や製品名は確認されていない。
Counterpoint Researchの調査によると、YMTCは2025年10月からFab 2で第2世代の16Gb LPDDR5の研究開発と試験を進めている。データ転送速度は7,500 MT/sで、ウェハーの投入規模は月約5,000枚とされる。ただし、同社はこの製品について量産計画がないと報じられている。
一方、新たに開発している9,600 MT/sのDRAMは、垂直チャネルトランジスタを使った4F²セル構造を採用する。こちらは性能目標の達成を条件として、Fab 3での量産が計画されている。つまり、Fab 2の試験品を単純に高速化して量産するのではなく、異なる設計を採用した製品を次の量産候補として開発していることになる。
| 対象 | データ転送速度 | 容量 | 開発・生産拠点 | 現在の段階 |
|---|---|---|---|---|
| 第2世代LPDDR5試験品 | 7,500 MT/s | 16Gb | Fab 2 | 研究開発・試験段階。量産計画なし |
| VCT／4F²構造の開発品 | 9,600 MT/sが目標 | 未確認 | Fab 3で量産予定 | 性能目標の達成を条件とする量産計画 |
ここで注意したいのが、Fab 2における月約5,000枚という数字だ。これは研究開発と試験のために投入するウェハーの規模であり、販売可能な良品ウェハーを同じ枚数だけ生産しているという意味ではない。また、16Gbという容量はFab 2で試験中の製品に関する情報であり、Fab 3向けの開発品も同じ容量になるとは限らない。
現時点では、9,600 MT/sの性能目標を実測で達成したという情報も、Fab 3での量産開始時期も確認されていない。今回の報告で明らかになったのは、YMTCが商業供給を開始したという事実ではなく、次の量産候補に採用する構造と性能目標、量産へ移行するための条件である。
VCT、Xtacking、3D DRAMは何が違うのか
YMTCの新しいDRAMを理解するうえで重要なのが、垂直チャネルトランジスタ（VCT）、ウェハー接合技術「Xtacking」、そして3D DRAMの違いだ。いずれも半導体の構造を立体的に活用する技術に関係するが、実際に変更する部分は異なる。
VCTは、トランジスタ内部で電流が流れるチャネルを垂直方向に形成する構造だ。一方、4F²や6F²は、メモリセルが平面上で占める面積を表す指標で、Fは半導体製造における最小加工寸法を意味する。4F²や6F²の数字は面積をFの二乗の何倍かで示したものであり、メモリセルの積層数を表すものではない。この区別は、カリフォルニア大学バークレー校の博士論文（図1.4）でも説明されている。
これに対してXtackingは、別々に製造したウェハーを接合する技術であり、3D DRAMはメモリセルそのものを複数層に積み重ねる構造を指す。つまり、トランジスタを垂直方向に配置すること、ウェハー同士を接合すること、メモリセルを積層することは、それぞれ異なる技術的な取り組みだ。
| 技術 | 何を変えるのか | 技術の位置づけ |
|---|---|---|
| VCT | トランジスタの電流経路を垂直方向に形成する | YMTCが4F²構造のDRAMに採用すると報じられた技術 |
| Xtacking | セル側と周辺回路側を別々のウェハーに製造し、接合する | YMTCがNANDで採用してきたウェハー接合技術 |
| 3D DRAM | DRAMのメモリセルを複数層に積み重ねる | 将来のDRAM高密度化に向けた技術 |
この表は、それぞれの技術が半導体のどの部分を変更するのかを整理したものであり、同じ条件で性能を比較したものではない。VCTによってトランジスタを垂直化しても、それだけでメモリセルを多層化した3D DRAMが完成するわけではない。
では、YMTCがNANDフラッシュメモリで培ってきたXtackingの技術は、DRAMにどのように役立つのだろうか。YMTCが2018年8月6日に発表した公式説明によると、Xtackingではメモリセルと、その動作やデータの入出力を制御する周辺回路を別々のウェハーに製造する。その後、金属の接続部を介して両方のウェハーを電気的に接続する仕組みだ。メモリセルと周辺回路を別々に製造することで、それぞれに適した製造工程を採用できるという利点がある。
重要なのは、メモリセルと周辺回路を分離して製造し、最後に接合できることだ。ただし、2018年の公式説明はNANDフラッシュメモリを対象としたものであり、YMTCがDRAMでも同じ技術を実装し、高い歩留まりを達成したことを示す資料ではない。NANDでの技術的な経験と、DRAMでの量産実績は区別する必要がある。
Counterpoint Researchは、YMTCがXtackingをDRAMにも展開する構想を報じている。同社のNeil Shah氏は、将来3D DRAMへの移行が進む際、ウェハー接合の経験を持つYMTCのようなメーカーが競争上の優位性を得る可能性があると分析している。ただし、これは将来の技術競争に関する見通しであり、YMTCがすでに3D DRAMを量産できる段階に達したことを意味しない。
また、DRAMの高密度化に向けた技術的な選択肢は、4F²のVCT構造だけではない。東京エレクトロン（TEL）が公開した2026年9月15日版のInvestors Guide（63ページ）では、従来の6F²構造から先へ進む技術として、「4F² VCT」と「6F²＋周辺回路接合」という二つの経路が示され、その先に3D DRAMが位置づけられている。これは2026年8月6日時点のTELによる一般的な技術ロードマップであり、YMTCなど特定メーカーの製造工程を示したものではない。
このロードマップからも、セル構造の変更と周辺回路の接合は、別々の技術として発展する可能性があることが分かる。YMTCがFab 3でどのような工程を採用するかをTELの資料から判断することはできないが、ウェハー接合技術の価値を4F²への移行だけで評価する必要もない。Xtackingで培った技術をDRAMの製造にどこまで応用できるかが、今後の重要な論点となる。
DRAM市場での競争力は、速度だけでなく量産実績が左右する
YMTCの開発計画を評価する際には、すでに量産段階にある競合メーカーとの違いも考慮する必要がある。中国のDRAMメーカーCXMT（長鑫存儲）は2026年9月20日、第5世代の製造基盤「G5」と、それを採用した2種類のLPDDR5X製品の量産を発表した。これらは1ダイあたり24Gbの容量を持ち、スマートフォンや携帯型の民生機器などを対象としている。
YMTCの9,600 MT/s品は、Counterpoint Researchが報じた条件付きの量産計画である。一方、CXMTのLPDDR5Xは、メーカー自身が量産を発表した製品だ。情報の出所も製品化の段階も異なるため、単純にデータ転送速度だけを比較して、どちらが技術的に先行しているかを判断することはできない。
CXMTが公表した数字についても、比較条件を正確に捉える必要がある。同社は24Gbという容量について、前世代の同等製品から50%増加したと説明している。一方、G5ではウェハー当たりの総ダイ数（DPW）が前世代比で50%以上増えたとしているが、こちらは8Gbの容量を基準に正規化した比較だ。つまり、1ダイ当たりの容量が50%増えたことと、容量をそろえた条件でウェハー当たりのダイ数が50%以上増えたことは、別の指標である。
この二つを混同し、「24Gbの完成品を同じウェハーから50%以上多く製造できる」と解釈するのは正確ではない。DPWはウェハー上に形成される総ダイ数を表す指標であり、実際に出荷可能な良品数や製造歩留まりを直接示すものでもない。DRAMの量産競争では、こうした指標の違いが生産能力や製造コストの評価に大きく関わってくる。
同様に、YMTCが採用を目指す4F²構造についても、セル面積を表す記号だけから、チップ全体の面積やウェハー当たりの良品数、製造原価の改善率を算出することはできない。9,600 MT/sという速度目標を達成したとしても、実際のスマートフォンで得られる性能や、製品としての競争力は容量、消費電力、製造コスト、品質などの条件にも左右される。
今後、YMTCのDRAM事業を評価するうえで重要になるのは、まず9,600 MT/sという性能目標を達成できるかどうかだ。そのうえで品質認証を通過し、Fab 3で実際に量産へ移行できるかが問われる。VCTによるセル構造の変更や、NANDで蓄積してきたウェハー接合技術は、将来の競争力につながる可能性がある。しかし、その優位性を判断できるのは、新しい設計を安定した品質と歩留まりで製造し、継続的に市場へ供給できることが確認されてからだ。
