中国の半導体IP企業Innosilicon（芯動科技）が開発したLPDDR6/5X用PHY＋メモリコントローラの顧客に、韓国の大手DRAMメーカーが含まれるとWccftechが報じた。2026年7月23日に上海で開かれた同社の高帯域幅IPセミナーで明らかになったという。Innosiliconは1月の発表で「業界大手」への契約・納入を公表していたが、顧客の国籍や社名は伏せていた。今回の情報が事実なら、中国国内の代替需要を狙ってきたインターフェースIPが、LPDDR6を自ら開発する韓国メーカーへ納入されたことになる。

ただし、採用企業の名前は現在も不明である。何に使うのか、顧客チップがテープアウトしたのか、実際のDRAMと14.4Gbpsで動いたのかも開示されていない。Samsung Electronicsが会場にいたことを根拠に社名を結びつけることはできず、SK hynixの14.4Gbps試作チップとも直接の関係は確認されていない。この発表を評価するには、IPの役割と量産DRAMの進み具合を分けて見る必要がある。

AD

半年で変わったのは顧客の輪郭

Innosiliconの公開情報をたどると、LPDDR6への布石は2025年7月までさかのぼる。同社は28nm／22nm向けのLPDDR5/4 Combo IPを発表した際、12nmから3nmのFinFETプロセスに向けたLPDDR6/5X Combo IPを同年第3四半期に投入すると予告した。2026年1月21日には、14.4Gbps対応のPHY＋コントローラを業界大手へ契約・納入したと発表し、中国製LPDDR6インターフェースIPとして初の商用案件だと説明している。

7月23日の上海セミナーでInnosiliconが顧客を韓国の大手DRAMメーカーと説明したと、Wccftechが伝えた。共催企業S2Cの事前案内によれば、会合ではLPDDR6のほか、UALinkやPCIe 6.0を含む高速インターフェース群が披露された。Wccftechは韓国企業がInnosiliconのLPDDR6 IPを使用していると報じたものの、契約の規模や対象プロジェクトまでは伝えていない。

半導体IPの「納入」は、顧客が設計データを受け取り、統合と検証へ進める段階を指す。続いてテープアウト、試作シリコンの立ち上げ、DRAMとの相互運用試験、顧客認定を通過して初めて量産製品に載る。Innosiliconが公表したのは、この長い工程の入口である。Wccftechの報道が正しければ顧客は国外DRAMメーカーにも広がったことになるが、量産採用と同義ではない。

IP採用はDRAM製造技術の移転を意味しない

LPDDR6システムでは、演算回路とDRAMの間に二つの設計ブロックが入る。メモリコントローラは読み書きの順序やリフレッシュを管理し、PHY（物理層）は電気信号、クロック、トレーニングを扱う。Innosiliconが販売するのはこのPHYとコントローラの組み合わせであり、データを記憶するDRAMセルやその製造プロセスではない。

段階 主な役割 今回確認できたこと
演算コア／NoC AIやCPUの処理要求を送る 顧客チップの種類は不明
メモリコントローラ 読み書き、バンク管理、リフレッシュを制御 InnosiliconがIPを納入
LPDDR6 PHY 高速信号を生成し、タイミングと信号品質を合わせる 最大14.4Gbpsをうたう
LPDDR6 DRAM データを保持する 韓国2社は自社シリコンを開発済み

この分業を見ると、DRAMメーカーが外部のPHY＋コントローラIPを評価することに矛盾はない。DRAMの特性を確認する試験環境、顧客向けの参照プラットフォーム、コントローラを持つ複合製品など、ホスト側IPが必要になる場面は複数ある。とはいえ、今回の用途は開示されていない。SamsungかSK hynixかを推測する前に、評価用なのか、出荷する製品へ組み込むのかを確認する方が先である。

CadenceのLPDDR6 IPも同じ分業を明確にしている。コントローラはSoCへ組み込めるソフトRTLとして提供される一方、PHYは製造プロセスやパッケージ配線に合わせたハードマクロになる。したがってIPの価値は、JEDEC仕様へ準拠した論理機能に加え、特定プロセスと実配線で信号マージンを確保し、接続先DRAMとの試験を通せるかで決まる。

AD

14.4GbpsはIP仕様、初期DRAMサンプルは10.67Gbps

JEDECが2025年7月に公開したJESD209-6は、1ダイを2本のサブチャネルに分け、各サブチャネルへ12本のデータ線を割り当てる。従来のLPDDR5Xで一般的だった16ビット幅に対し、LPDDR6は24ビット幅となる。さらにDVFSLによる低周波時の電圧低下、低負荷時に片側サブチャネルを使うDynamic Efficiency Mode、RowHammer対策につながる行単位のアクティベーション計数などを盛り込んだ。

帯域はピン当たりの速度とデータ幅の積で決まる。LPDDR6を初期速度の10.67Gbps、24ビット幅で動かすと、生の転送帯域は約32.01GB/sとなる。LPDDR5Xを10.67Gbps、16ビット幅で動かした約21.34GB/sに対して1.5倍だ。LPDDR6が14.4Gbpsへ達すれば43.2GB/sとなり、同じLPDDR5X比較で約2.02倍に伸びる。

14.4Gbpsという数字は、IPの対応上限と実DRAMでの接続実績を分けて扱う必要がある。Synopsysは7月24日、初期のLPDDR6 DRAMサンプルが対応する上限を10.67Gbpsと説明し、その速度で読み書きのアイ開口を実シリコン上で確認した。一方、14.4Gbpsは試験装置を使ったPHY能力として示している。Innosiliconの14.4GbpsもJEDECロードマップの上端へ対応するIP仕様であり、韓国顧客の量産製品がその速度で動くことを証明する数字ではない。

DRAM側はすでに段階を上げている。SK hynixは3月、1cプロセスを使った16Gb LPDDR6を発表し、基本動作速度を10.7Gbps超、従来品比で速度33％向上、消費電力20％超削減とした。2026年上期に量産準備を終え、下期に供給を始める計画である。SamsungはCES 2026で10.7Gbps、最大16GB、前世代比約21％のエネルギー効率向上を掲げた。ISSCC 2026ではSK hynixが14.4Gbps、Samsungが12.8Gbpsの16Gbチップを発表しており、研究発表の上限と初期製品の速度にはなお幅がある。

Cadence、Synopsysと競う設計IP市場

14.4Gbpsという看板自体はInnosiliconだけのものではない。CadenceはJEDEC規格公開と同じ2025年7月9日、14.4Gbps対応LPDDR6/5X PHY＋コントローラのテープアウトを発表した。モノリシックSoCとチップレットの双方へ組み込める構成で、AI、HPC、データセンターの顧客と複数案件を進めていると説明していた。Synopsysも14.4Gbps対応PHY、コントローラ、検証IPを揃え、2026年7月には実DRAMサンプルとの10.67Gbps接続結果を公開している。

この市場でWccftechの報道が事実なら、Innosiliconが示した新しさは最高速度ではなく、顧客が中国国外のDRAMメーカーへ広がった点にある。ただし、韓国大手側の用途、選定理由、検証項目は開示されていないため、PPA（電力・性能・面積）や信号品質が競合より優れていたとは言えない。現段階で確認できるのは、Innosiliconが匿名の業界大手への納入を公式発表し、Wccftechがその顧客を韓国DRAM大手と報じたことまでである。

プロセス対応の表現にも注意が要る。Innosiliconは企業全体で55nmから3nmまでを支援すると説明し、Wccftechは会場展示を28nmから3nmまでと伝えた。しかし同社の2025年ロードマップでは、28nm／22nmはLPDDR5/4向け、LPDDR6/5Xは12nmから3nmのFinFET向けに分けられていた。3nm対応は、TSMCやSamsungなどの製造プロセスへPHYを移植できるというIP供給範囲である。中国国内で3nmのLPDDR6チップを製造できるという意味ではない。

AD

採用を量産へつなぐ三つの証拠

この案件がLPDDR6 IP市場の勢力変化へ発展するには、三つの証拠が要る。第一は顧客側の確認、または社名を伏せたままでも用途と採用理由が分かる説明である。第二は顧客プロセスでのテープアウトとシリコン立ち上げだ。第三はSamsung、SK hynix、Micronなどの実DRAMを接続した相互運用結果と、最終製品の量産時期である。

LPDDR6の行き先はスマートフォンに限られない。JEDECは2026年4月、データセンター向けに容量を増やすx6サブチャネル、交換可能なLPDDR6 SOCAMM2、メモリ内で演算するLPDDR6-PIMを開発中だと明らかにした。AI推論では演算器へデータを運ぶ電力と帯域が制約になりやすく、低消費電力DRAMをサーバーへ広げる動きはIPベンダーの市場も押し広げる。

Innosiliconは匿名の業界大手へのIP納入を公表し、Wccftechは納入先の一社を韓国DRAM大手と報じた。評価を変えるのは次の展示会のロゴではなく、顧客シリコン上での10.67Gbpsまたは14.4Gbpsの相互運用結果と、量産開始を示す日付である。