CXMTは1a世代へ近づいたのか、G4 DRAMのHKMGが証明したこと

中国のDRAMメーカー、長鑫存儲技術（CXMT）が、第4世代のG4プロセスとLPDDR5XへHigh-k Metal Gate（HKMG）を導入したことが外部解析で確認された。ZDNet Koreaが2026年8月27日、TechInsightsのメモリー産業ウェビナーで示された調査結果として報じた。CXMTはすでにLPDDR5Xを量産していたが、トランジスタのゲート材料は公表していなかった。今回明らかになったのは製品仕様ではなく、先行3社が微細化に使ってきた工程モジュールを量産品へ組み込めたという技術評価である。

ただし、公開情報から確認できるのはHKMGの導入までだ。商用品の高誘電率膜が二酸化ハフニウム（HfO2）なのか、HKMGがどのトランジスタへ使われているのか、性能を何％押し上げたのかは明らかになっていない。HKMGはCXMTを1a世代へ自動的に運ぶ切符でもない。G4から開発中のG5へ進めるかは、材料を選ぶ能力より、その材料を多重露光や熱処理と組み合わせ、良品を安定して取り出せるかで決まる。

実物解析が確認した「HKMG」

TechInsightsは2025年4月、Powev製モジュールに搭載されたCXMTのG4 16Gb DDR5ダイを対象に、走査電子顕微鏡（SEM）と透過電子顕微鏡（TEM）、材料分析を組み合わせたレポートを公開した。対象にはメモリーアレイと周辺回路の構造が含まれる。さらに同社は2026年8月、市販のDDR5-6000 UDIMMからG4ダイを確認し、CXMTが先行3社から約3年遅れていると評価した。

8月27日のウェビナーで新たに確認されたのがHKMGである。ZDNet Koreaによると、TechInsightsはG4を16nm級とし、同プロセスとLPDDR5XへHKMGが「成功裏に導入された」と説明した。次のG5は15nm級で開発中とされ、技術差は約2世代との評価だった。

この認定には、公式発表とは違う強みがある。製品を分解し、断面と元素を観察した結果に基づくからだ。一方、詳細レポートとウェビナー資料は一般公開されていない。高k膜の元素組成と膜厚、ゲート金属の種類、適用範囲は、公開記事からは追えない。

「シリコンをハフニウムへ置き換えた」という説明は、この境界を越えている。CXMTの特許には複数のハフニウム系材料が登場するため、採用候補としては十分にあり得る。しかし、特許に書かれた材料群と、G4の市販ダイから同定された材料は同じ証拠ではない。

置き換わるのはセルのキャパシタではない

DRAMの1ビットは、電荷を蓄えるキャパシタと、出し入れを制御するアクセストランジスタで構成される。そのアレイの外には、センスアンプや入出力回路、電源回路を動かす周辺CMOSがある。HKMGの話をセル用キャパシタの高k膜と混同すると、どこが進歩したのかを読み違える。

SK hynixが2022年にLPDDR5XへHKMGを導入した際、対象を周辺回路のトランジスタと明記した。セルが縮めば周辺回路も小さくなり、低い電圧で十分な駆動力を出す必要がある。従来のSiONゲート絶縁膜を薄くしすぎると、電子が量子トンネル効果で膜を抜け、待機電力と信頼性を悪化させる。

高k膜は、同じ電気的な薄さを保ちながら、物理的には厚い膜を使える。ゲートからチャネルを強く制御しつつ、トンネル漏れを減らせるわけだ。SK hynixは、自社が採用した高k膜の誘電率を従来のSiONの約5倍と説明している。

高k膜とポリシリコン電極の組み合わせでは、抵抗や空乏化が動作を妨げる。そこで電極も金属へ替え、仕事関数を調整してNMOSとPMOSのしきい値電圧を合わせる。HKMGの「MG」は付け足しではない。高k膜を低電圧の高速トランジスタとして使い切るには、金属ゲートも必要になる。

CXMTについては、公開された報道が適用先を周辺回路と明記していない。TechInsightsの分析対象にはアレイと周辺構造の両方が入るものの、どの断面からHKMGを同定したのかは有料レポートの外に出ていない。したがって、G4のセル用アクセストランジスタまでHKMGへ移ったとは断定できない。

CXMTの特許が明かす、薄膜と厚膜のせめぎ合い

CXMTが2021年12月に出願した特許CN116344602Aは、DRAM製造でSiO2を薄くすると無視できないゲート漏れが生じるため、高k膜を導入すると説明している。候補材料には、ハフニウムシリケート、ハフニウムシリコン酸窒化物、ハフニウムタンタル酸化物が並ぶ。ハフニウムチタン酸化物とハフニウムジルコニウム酸化物も選択肢に入る。2026年1月に中国で登録されたこの特許は、CXMTがハフニウム系のゲートスタックを研究していた一次資料になる。

同特許が解こうとしているのは材料名ではなく、界面で起こる反応だ。ハフニウム酸化物とシリコンの間で酸素が移動すると、高k膜に酸素空孔ができる。空孔と電子の移動は金属ゲートの実効仕事関数を変え、トランジスタの電気特性を崩す恐れがある。CXMTは高k膜と同じ金属元素を含む障壁層を挟み、酸素の移動を抑える構造を提案した。

2022年8月に出願した別の特許CN117690785Aは、量産統合の難しさをさらに具体的に描く。DRAMの周辺回路には、低電圧で高速に動く薄酸化膜デバイスと、より高い電圧を扱う厚酸化膜デバイスが共存する。厚い絶縁膜の上にも高k膜を残すと、双極子の拡散が妨げられ、金属ゲートでしきい値電圧を十分に調整できないという。

CXMTの提案は、薄酸化膜側には高k膜を残し、厚酸化膜側では選択的に取り除く方法である。同じマスクを正現像と負現像に使い分け、工程数とコストの増加も抑える。HKMGの量産導入は「新材料を成膜した」という一工程では終わらない。複数の動作電圧と界面反応を成立させ、マスク工程を抑えて、初めて製品へ入る。

なお、特許は研究開発の方向を示すが、商用品のレシピを証明しない。CN116344602Aに列挙された材料のどれがG4に採用されたか、CN117690785Aの選択除去が同じダイで使われたかは未公表である。TechInsightsの材料分析が公開されれば、この二つを初めて結び付けられる。

2021年のSamsung、2022年のSK hynixとの距離

Samsung Electronicsは2021年3月、HKMGを使うDDR5モジュールを発表した。同社によると、従来工程より消費電力を13％減らした。大容量化を支える積層技術と同時に発表されたため、13％はHKMGを含むSamsungの製品条件での数字であり、CXMTへそのまま当てはめられない。

SK hynixは2022年、1a世代のLPDDR5XへHKMGを採用した。同社は速度と消費電力を前世代品から改善したと説明している。パイロット製品で欠陥と安定性を評価してから量産へ移し、周辺回路とセルアレイの接続に悪影響を出さないよう工程を調整した。

企業	HKMGを公表・確認した時期	対象	公開された到達点
Samsung Electronics	2021年	DDR5	従来工程比13％の消費電力削減
SK hynix	2022年	1a世代LPDDR5X	速度と消費電力を前世代品から改善
CXMT	2026年8月に外部確認	G4、LPDDR5X	HKMG導入をTechInsightsが確認、改善率は未公表

この時間差から、CXMTの成果は世界初の材料革新ではなく、先行社が3〜5年前に製品化した工程モジュールを自社の量産フローへ移した節目と判断できる。CXMT公式発表では、8,533Mbps品と9,600Mbps品が2025年5月に量産入りし、10,667Mbps品は同年10月時点で顧客サンプルだった。HKMGの確認によって、これらの低電圧・高速動作を支える製造技術の一端が見えた。

ただし、同じ技術名は同じ性能を意味しない。膜質と界面欠陥が違えば、漏れ電流は変わる。トランジスタ寸法や回路設計も速度を左右する。CXMTがSamsungやSK hynixとどこまで同等になったかは、同じ条件で測った電力、速度、面積がなければ比較できない。

G5量産を決める良品ビット

CXMTが上海証券取引所へ提出した目論見書は、第4世代プラットフォームでLPDDR4X、DDR5、LPDDR5Xの大容量化と高性能化を続ける一方、第5世代は研究段階にあると記す。G5の目標は「さらに最適化した多重露光」で記憶密度とアレイ性能を高めることだ。CXMT自身はG4を1z、G5を1aと対応づけるナノメートル表記を公表していない。

HKMGが主に助けるのは、周辺トランジスタを低電圧で動かしながら縮める工程である。DRAM全体の世代更新には、セル面積を減らし、キャパシタの容量を保ち、配線抵抗と接触抵抗を抑える仕事が残る。G5で多重露光を増やせば、露光、成膜、エッチングの回数が増え、位置ずれと欠陥が累積する。設計上の15nmへ到達しても、良品率が低ければbit当たりの製造費は下がらない。

装置調達も工程全体へ効く。米商務省産業安全保障局（BIS）が2024年12月に発表した対中輸出管理は、特定のリソグラフィ装置に加え、成膜装置とエッチング装置を対象に含めた。計測・検査や洗浄の装置も規制範囲に入る。CXMTのG5がどの装置を使うかは公表されていないため、個別の影響は確定できない。それでも、HKMG材料を国内で確保すれば微細化の制約が消える、という関係にはならない。

TechInsightsはG4を16nm級、開発中のG5を15nm級と説明し、先行社との差を約2世代と見積もる。数字の差は1nmでも、増える工程と歩留まりの立ち上げは連続的ではない。HKMGはG5へ進むための一要素になった。次に必要なのは、G5の試作ダイが動くことより、密度と良品率を維持して量産へ移れることだ。

CXMTの生産能力については、調査会社Counterpoint Researchが2026年時点で月32万枚、2027年に月42万枚へ増えると推計している。同社は2030年までに現状比2倍にする計画があるともみる。一方、2031年に月80万枚へ達するという数字は、CXMTが公表した計画として確認できない。

ウェハー投入量が増えても、G4やG5の競争力は自動的に上がらない。1枚から取れるダイ数、良品率、ダイ当たりの容量がそろって、出荷できる良品ビット数になる。さらにLPDDR、汎用DDR、HBMでは、同じ1枚が生む売上高と利益が違う。月産枚数だけをMicronやSamsungと並べても、技術差と供給力を同時には測れない。

HKMG導入の経済的な意味は、G4の漏れ電流を抑えることに加え、ダイを縮めても周辺回路の性能を保ち、1枚から得られる良品ビットを増やせるかにある。ところがCXMTは、G4のダイ面積とbit/mm2、数値歩留まり、cost/bitを公表していない。月32万枚が月42万枚へ増える予測より、これらの数字の方が先行3社への圧力を正確に測れる。

G5が1a相当の競争力を持つかは、外部解析でHKMGの材料と適用範囲が確かめられ、10,667Mbps LPDDR5Xが顧客サンプルから量産へ移り、G5のダイ面積と歩留まりが開示された時に判断できる。その条件がそろえば、CXMTはウェハー枚数を増やすメーカーから、微細化を良品ビットと製造費の改善へ変えられるメーカーへ進む。