IntelのDavid Zinsner CFOは8月26日、ドイツ銀行の技術会議で、次世代プロセス「Intel 14A」の欠陥密度が社内の目標曲線よりも良く推移していると説明した。欠陥を減らす速度は同社の過去ノードより速く、同様の進み方は22nm以来だという。さらにIntelの製品部門が14Aを使う製品の設計へ入り、外部顧客との会話もプロセスデータの確認から供給量の相談へ移った。2028年の量産計画は変わっていない。今回動いたのは、工程改善と製品設計、顧客協議が同じ時期に具体化したことだ。
「22nm以来」は欠陥の少なさではなく下がり方
Zinsner氏が22nmと比べたのは、14Aの現在の欠陥密度そのものではない。Tom's Hardwareが公式会見から書き起こした発言によると、14AはIntelが設定した目標曲線を上回り、欠陥を減らす速さでも過去ノードより良いという。Intelは今回、D0の絶対値を公表しなかった。
D0は、ウェハー上の単位面積にどれだけ欠陥があるかを見る工程指標である。D0が同じでも、ダイが大きければ欠陥に当たる確率は高くなる。回路に冗長性があるか、動作電圧や周波数などの製品仕様を満たすかによっても、最終的な良品率は変わる。
したがって、今回の発言から読み取れるのは工程を学習し、欠陥原因を潰すペースが社内計画より速いということだ。14A製品の歩留まりや原価が22nm製品と同じ水準に達したわけではない。欠陥低減曲線の傾きと、量産品として使えるダイの割合は分けて考える必要がある。
| Intelが示した信号 | 今回分かったこと | まだ分からないこと |
|---|---|---|
| 欠陥低減曲線 | 社内目標を上回り、過去ノードより速く改善 | D0の絶対値、対象レイヤー、ウェハー間のばらつき |
| Intel製品の設計 | 複数の将来製品が14Aを使う方向で設計中 | 製品名、ダイ構成、発売時期 |
| 外部顧客との協議 | データ評価から容量と供給の質問へ進展 | 顧客名、設計獲得、契約数量 |
三つの信号は強さが違う。欠陥曲線は工程開発の社内評価であり、自社製品の設計はIntel内部の需要を示す。外部顧客の容量相談は商談が具体化した証拠になるが、売上を生む契約にはまだ距離がある。
22nmと14A、世代をまたぐ比較の限界
Intelの22nmは2011年に3-D Tri-Gateトランジスタを導入し、2012年に高量産へ入った。平面型からFinFETへ移る大きな転換を量産へつなげたノードであり、Intelが成功例として持ち出す理由は分かりやすい。
14Aが抱える変更は別物だ。Intelは第2世代のゲート全周型トランジスタ「RibbonFET 2」と、ウェハー裏面から電力を供給する「PowerDirect」を組み合わせる。Intelの2025年4月時点の社内分析では、18Aに比べて同じ電力で性能を15〜20％高めるか、同じ性能で消費電力を25〜35％下げ、チップ密度を最大30％高めるとしている。これらは14A製品の実測値ではない。
ただ、14Aはゼロから新しい製造方式を立ち上げるノードでもない。18Aで導入したゲート全周型トランジスタと裏面電力供給を第2世代へ進めるため、Intelは前世代で得た工程データや製造経験を引き継げる。欠陥を速く減らせている背景には、14A単独の出来栄えに加え、18Aで先に難所を通った効果も含まれ得る。
検査環境も2010年代初頭とは異なる。露光方式、計測装置、欠陥の分類方法が変われば、同じ「欠陥」と数える対象まで一致するとは限らない。Tom's Hardwareも、14Aと22nmで欠陥の数え方が同じとは限らず、欠陥密度は製品歩留まりと直結しないと指摘した。「22nm以来」は、Intelが工程開発を管理するうえでの自己評価として読むのが妥当である。
Intel製品部門が14A設計へ入った
工程曲線より商用化に近い信号は、Intelの製品部門が14Aで製品を設計していることだ。Zinsner氏は、社内の製品チームは製造技術を見る目が厳しく、そのチームが設計を進めていることが自信につながったと語った。
この動きは直近の2026年第2四半期Form 10-Qとも整合する。Intelは同四半期中に14Aの開発を完了させる方針を決め、複数の将来製品が14Aを使う設計になっていると記載した。製造拡張プロジェクトも動かしており、自社製品向けには2027年後半にリスク生産、2028年に量産を立ち上げる計画である。
設計着手には、回路を作るチームがプロセスの性能、消費電力、面積を製品計画へ織り込めると判断した意味がある。とはいえ、Intelは製品名やテープアウト時期を示していない。14Aを使うタイルの大きさや、外部ファウンドリ製タイルを同じパッケージへ組み合わせるかも不明だ。設計を始めたことは量産成功の保証ではないが、製造部門だけの目標から実製品の工程へ進む条件になる。
顧客の関心はデータから供給量へ
外部顧客との会話にも変化が出た。Zinsner氏によると、Lip-Bu Tan CEOらは顧客と毎週会い、議論はプロセスデータを見る段階から「どれだけの容量を得られるか」「供給はどうなるか」という質問へ移っている。顧客が設計候補のダイ面積や投入時期を考えなければ、必要なウェハー量は尋ねにくい。営業の初期評価より具体的な場面に入ったとみられる。
ただし、容量を尋ねることと予約することは違う。Intelは顧客名や設計獲得を明らかにしていない。ウェハー数量と長期契約も未公表だ。Q2の10-Qも、14A向け設備拡張の規模と速度は、自社製品ロードマップと重要な外部顧客から得るコミット済み需要に応じて決めるとしている。会見で示した「顧客への確信」は、Intel自身が設備投資の条件に置いたコミット済み需要へ置き換わってはいない。
この差はIntel Foundryの採算を左右する。2025年のForm 10-KでIntelは、先端ノードの経済性を確保するには自社製品を超えるウェハー量が要ると説明した。当時はどのノードでも重要な外部ファウンドリ顧客を確保できておらず、14Aで獲得できなければ後継先端ノードを中断する可能性まで記載していた。
2026年第2四半期のIntel Foundryは、外部売上高が2億9,300万ドル、営業損失が20億8,900万ドルだった。外部売上高は前年同期の2,200万ドルから増えたものの、増加の主因はAlteraが連結対象から外れ、外部顧客へ移ったことにある。14Aの容量相談が設計獲得へ進むかは、技術ロードマップと同時にこの損失構造を変えられるかという問題でもある。
2028年量産までに残る3つの検証
14Aの開発は、2027年後半のリスク生産まで約1年、2028年の量産立ち上げまで約2年を残す。今回の発言で欠陥低減の勢いは見えたが、評価を固めるには三つの実績が要る。
第一は、Intel自身がD0の絶対値と測定条件を示すことだ。第二は、テスト構造ではなく14Aで設計した製品が、電圧や周波数を含む仕様をどの程度の割合で満たすかである。第三は、外部顧客が名前と製品計画を伴って設計獲得や容量契約を公表することだ。
欠陥の減り方がこのまま続き、Intel製品が2027年のリスク生産で仕様を満たし、外部顧客が2028年の量産容量を契約すれば、14Aは社内の成功曲線を製品と売上へ移せる。22nmとの比較が本当に意味を持つのは、その三つが同じ方向を向いたときである。
