TSMCの後工程が逼迫する中、NVIDIAがIntelのFoverosを使う可能性が報じられた

GF SecuritiesのアナリストJeff Pu氏が、NVIDIAは2028年下半期からAIアクセラレータの後工程にIntelのFoverosを使う可能性があるとの見方を示した。2026年1月に台湾のDigiTimesが報じたのは、FeynmanのI/Oダイの製造と約25%分のパッケージングをIntelに任せる検討で、後工程の方式はEMIBだった。確認した公式資料に残る両社の接点は、2023年7月のRAMP-C、2025年9月の共同開発・50億ドル出資、2026年3月のXeon 6のDGX Rubin NVL8への採用などで、AI GPUの後工程委託の記述はない。問われるのは、2028年という時期がIntelの公表計画とどこまで噛み合うか、報じられた方式名の違いをどう読むかだ。

1月の報道はEMIB、10月のノートはFoveros、名前の違いの読み方

Pu氏のノートは10月9日に報じられた。伝えられた内容は、NVIDIAが2028年下半期からAIアクセラレータの後工程でIntelのFoverosを使う可能性がある、という一点に絞られる。ノートは、Intelの14Aが2028年下半期に量産入りする時期と同じ頃に、NVIDIAがFoverosの利用で絡みうるとしていると伝えられた。詳細は少なく、1月の報道をおおむね裏づける内容とされる。報じられた範囲には、対象製品の名前もFoverosのどの方式を指すかも含まれていない。

比較する相手は2026年1月28日のDigiTimes報道だ。同紙は、NVIDIAがFeynmanのI/OダイをIntel 18Aまたは14Aで製造し、Feynmanの約25%をIntelのニューメキシコ拠点でEMIBによりパッケージングすることを検討していると伝えた。主GPUダイはTSMCに残るとされた。Intelに渡る後工程の方式はEMIBで、今回のFoverosとは名前が違う。Feynmanという製品名を今回のノートと結びつけているのは報道側だ。

名前の違いを、同じ主体が見方を変えた結果と読むことはできない。1月の報道の出どころはDigiTimes、10月のノートはPu氏で、報じた主体が異なる。EMIBとFoverosは排他の関係でもなく、Intelの資料にはFoverosの積層チップをEMIBのブリッジでつなぐEMIB 3.5Dがある。

NVIDIAとIntelをめぐる観測は、この間も一方向に進んだわけではない。2025年12月にはロイターが、NVIDIAはIntel 18Aを評価テストしたうえで、採用に向けた話を進めるのをやめたと報じた。約1か月後のDigiTimes報道は18Aまたは14Aの検討を伝えており、向きが逆になる。どちらも報道の段階にあり、確定した事実としては扱えない。

EMIBとFoverosとCoWoS、ダイのつなぎ方と量産時期の違い

後工程とは、前工程で作ったダイを基板やインターポーザー（中継基板）の上で配線し、1つのパッケージにまとめる工程を指す。AIアクセラレータでは、GPUダイとメモリを近くに並べて広い帯域でつなぐ必要があり、TSMCのCoWoS-Sはこれを最大3.3レチクル（約2700mm²）のシリコンインターポーザーの上で実現する。TSMCのC.C. Wei CEOは2026年7月16日の決算説明会で、パッケージング能力の逼迫が顧客の成長を制約していると述べたと伝えられた。

IntelのEMIBは、基板に埋めた小さなシリコンブリッジで隣り合うダイの端だけをつなぐ。インターポーザー全面を使わない点がCoWoS-Sと違う。

Foverosの名で報じられても、Intelの資料では2つの系統に分かれる。配線を担う下地（受動ベースダイ）の上に複数のダイを並べて載せるFoveros 2.5D（Foveros-SとFoveros-R）と、能動ベースダイの上へ銅同士のハイブリッド接合で縦に積むFoveros Direct 3Dだ。どちらを指すかで設計の前提が変わる。

方式	接続の向き	インターポーザーなど	接続ピッチ	量産・生産準備	用途（各社資料の記載）
EMIB	横	基板に埋め込んだシリコンブリッジ	記載なし	2017年から量産	ロジック同士、ロジックとHBMの接続
EMIB-T	横	EMIBのブリッジにシリコン貫通電極（TSV）を追加	記載なし	記載なし	EMIBと同じ区分
Foveros-S 2.5D	受動ベースダイの上に横並び	4レチクルのシリコンインターポーザー	36μm（マイクロバンプ）	2019年から量産	client向け
Foveros-R 2.5D	受動ベースダイの上に横並び	シリコンインターポーザーを使わず、再配線層（RDL）のファンアウトでつなぐ	36μm（マイクロバンプ）	2027年に生産準備	clientとコスト重視の分野向け
Foveros Direct 3D	能動ダイ同士を縦に接合	能動ベースダイ	10μm未満（ハイブリッド接合）	記載なし	clientとデータセンター向け。Intel Foundryのプロセスノードでのみ利用可
CoWoS-S	横	最大3.3レチクル（約2700mm²）のシリコンインターポーザー	記載なし	CoWoS全般が2012年から量産	HPCとAI向け（CoWoS全般の記載）
CoWoS-L	横	再配線層（RDL）インターポーザーと局所シリコンブリッジ（LSI）	記載なし	3.5レチクル品を2024年から量産	大型のHPC製品向け

Intel FoundryとTSMCの公式技術資料にある値だけを並べた表で、「記載なし」は確認した公式資料に値のない欄だ。

Intelの資料では、Foveros 2.5Dも下地の上にダイを載せる積層技術とされるが、下地は配線だけを持ち、能動ダイ同士を縦に接合するのはFoveros Direct 3Dだ。Foveros-S 2.5DとFoveros-R 2.5Dでは、上に載る複数のダイが横に並ぶ。CoWoS-Lが1つのパッケージで組み合わせる再配線層と局所シリコンブリッジは、Intelの方式でいえばFoveros-RとEMIBに近い。これは両社の資料を並べた筆者の整理で、Intel自身がそう分類しているわけではない。

用途の記載も方式ごとに違う。Foveros-Sはclient向け、Foveros-Rはclientとコスト重視の分野向けとされ、Foveros Direct 3Dの技術ブリーフはAIアクセラレータやHPC向けの設計を挙げたうえで、Intel Foundryのプロセスノードでのみ利用できると書く。1月の報道では主GPUダイがTSMCに残るとされたが、その構成にFoveros Direct 3Dを使えるかどうかは、この資料に書かれていない。

Pu氏が指すFoverosの種類は報じられておらず、この表はNVIDIAの採用方式を示すものではない。レチクル倍率と接続ピッチは、性能やコストの優劣を直接示す値ではない。Foveros-Sの4レチクルとCoWoS-Sの3.3レチクルは、公表時期と定義の対応が確認できず、大小は比べられない。

Tom's Hardwareは1月の記事で、Feynman級の製品は5〜6kW級と同誌が推定する消費電力になり、EMIBでは電力供給が足りないと分析した。FoverosはマルチkW級の給電に対応できるが、Foveros Direct 3DでFeynmanをパッケージするなら、TSMCのCoWoS-L向けに作ったGPU設計の作り直しが要るという。同誌は、大型GPUをFoveros向けに作り直すのは現実的でなく、NVIDIAはTSMCが2020年代末に米国で先端パッケージングを始めるのを待つ可能性が高いとみている。IntelがVera CPUなどのパッケージング受注を先に得る可能性はある、とも書いている。

一方でIntelは2026年7月29日の公式記事で、2026年の最新世代EMIB-Tがブリッジの内部を通して電力を供給すると説明している。同誌が不足を指摘したのはEMIBで、EMIB-Tの給電が同じ条件を満たすかは、2つの記述を並べても判定できない。

確認した公式資料に残る接点と、そこにない後工程委託

最も古い接点は2023年7月18日にさかのぼる。Intelは、米国防総省のプログラムであるRAMP-CにBoeingとNorthrop Grummanが加わったと発表し、既存の顧客としてNVIDIA、Qualcomm、Microsoft、IBMを挙げた。顧客はIntel 18Aで試作チップを設計し、製造する。NVIDIAは18Aの試作チップを手がける顧客の一つに名前が挙がったにとどまり、発表文にはAI GPUの製造や後工程の記述はない。

次の接点が2025年9月18日の提携だ。NVIDIAとIntelは、データセンター向けとPC向けの製品を複数世代にわたって共同開発すると発表した。IntelはNVLinkで接続するNVIDIA向けのカスタムx86 CPUを製造し、NVIDIAのRTX GPUチップレットを統合したx86 SoCを製品化する。NVIDIAは1株23.28ドルでIntelの普通株に50億ドルを投資する。2026年10月6日の為替市況の1ドル=158円で換算すると、約7900億円になる。

発表文でIntelのLip-Bu Tan CEOは、Intelのデータセンター向けとクライアント向けの製品群に、プロセス技術、製造、先端パッケージングの能力を組み合わせることが、NVIDIAのAIとアクセラレーテッドコンピューティングの強みを補完すると述べた。先端パッケージングへの言及はあるが、AI GPUの後工程を委託するとは書かれていない。

2025年9月18日の共同会見で、NVIDIAのJensen Huang CEOは「IntelにはFoverosのマルチテクノロジー・パッケージング能力がある」と述べたと、Tom's Hardwareが伝えている。Huang氏が語った用途は、NVIDIAのGPUチップレットとIntelのCPUを1つのパッケージでつなぐSoCで、AI GPUのパッケージ委託やPu氏の予測が指す方式との関係は、同誌の記事からは読み取れない。

2026年3月16日には、IntelがGTC 2026に合わせて、Xeon 6がNVIDIA DGX Rubin NVL8のホストCPUに使われると発表した。Blackwell世代のDGX B300に載るXeon 6776Pを土台にした採用で、CPUの製品供給にあたり、後工程の委託ではない。

Intelの提出書類に基づく報道によれば、FTCは2025年12月18日にHSR法上の待機期間の早期終了を認め、約2億1400万株の取得が12月26日に完了した。

次の表の「公式」は会社自身の発表、「公式（報道経由）」は会社幹部の発言や提出書類を報道で確認したもの、「観測」は報道やアナリストの見方を指す。

日付	出来事	区分
2023年7月18日	IntelがRAMP-Cの既存顧客としてNVIDIAを挙げる（Intel 18Aの試作チップ）	公式
2024年1月	NVIDIAがIntelのファウンドリ部門をGPUの後工程に選んだと報じられた（台湾の経済日報の報道をTom's Hardwareが伝えた）	観測
2025年9月18日	NVIDIAとIntelが共同開発と50億ドル出資を発表	公式
2025年12月24日	ロイターが、NVIDIAがIntel 18Aの評価テスト後に採用の検討を止めたと報道	観測
2025年12月26日	出資の株式取得が完了（Intelの提出書類に基づく報道）	公式（報道経由）
2026年1月28日	DigiTimesが、FeynmanのI/Oダイを18A/14Aで、約25%をEMIBで検討と報道	観測
2026年3月16日	IntelがXeon 6のNVIDIA DGX Rubin NVL8への採用（ホストCPU）を発表	公式
2026年3月16日	GTC 2026でFeynmanを2028年世代として紹介（Jon Peddie Researchの記述）	公式（報道経由）
2026年7月16日	TSMCのWei CEOが後工程の逼迫と他社による後工程受託の歓迎を表明	公式（報道経由）
2026年7月23日	IntelのTan CEOが決算説明会で14Aの2028年の大量生産立ち上げを表明	公式（報道経由）
2026年8月26日	IntelのZinsner CFOがDeutsche Bankの会議で、パッケージ収益は2028年に安定寄与と説明	公式（報道経由）
2026年10月9日	Pu氏のノートが2028年下半期からのFoveros利用の可能性を指摘と報道	観測

NVIDIAとIntelの製造やパッケージングをめぐる観測は2024年1月以降少なくとも4回報じられ、うち1回は採用検討の中止を伝えるものだったが、確認した公式資料にある両社の接点は2023年7月のRAMP-C（Intel 18Aの試作チップ）、2025年9月18日の共同開発・50億ドル出資、2026年3月のXeon 6のホストCPU採用で、AI GPUのパッケージ委託は含まれていない。

この4回は、2024年1月の経済日報、2025年12月のロイター、2026年1月のDigiTimes、今回のPu氏のノートを数えた。不在の確認は、NVIDIAの2025年9月18日の発表文、Intelの第2四半期決算資料、RAMP-Cの発表文、Xeon 6の採用発表の範囲に限られる。経済日報とDigiTimesの報道は、いずれも報道の段階にある内容だ。

2028年に重なるIntelの14A量産とパッケージ収益の計画

Intelの2026年第2四半期の売上高は161億2800万ドルで、Intel Foundry部門は57億6500万ドルだった。ただしFoundry部門の数字には部門間取引が含まれ、外部顧客からの売上ではない。Lip-Bu Tan CEOは成長分野に「CPU、ASIC、先端パッケージング、ウェハーファウンドリ網」を挙げ、David Zinsner CFOは装置、クリーンルーム、基板への投資を大きく増やすと述べた。四半期中の6月18日には、Seok-Hee Lee氏を先端パッケージング責任者に任命している。

Tan CEOは7月23日の決算説明会で、14Aの2028年の大量生産立ち上げを第2四半期に正式決定したと述べた。Tom's Hardwareによれば、2028年の14A生産は自社製品から始まる。Pu氏は6月8日のX投稿で、Intelの前工程の能力が2028年末までにIntel 3で2026年末比80%、18Aで同100%増えると見ている。14Aを含むこれらは前工程（ウェハー製造）の計画や予測で、Foverosが担う後工程とは別の話だ。両者が接するのは、1月の報道がI/Oダイの製造候補に18Aと14Aを挙げた点だ。

TrendForceによれば、Zinsner CFOは2026年8月26日のDeutsche Bankの会議で、EMIB-Tを中心とする先端パッケージング収益が2027年下半期に立ち上がり、2028年に安定的に寄与し、2029年に本格化すると述べた。顧客1社あたり年数十億ドル規模の機会になりうるとし、粗利率約40%、営業利益率約30%を目標に挙げた。

14Aの量産立ち上げが2028年なのに対し、パッケージ収益の立ち上がりはそれより早い2027年下半期に置かれている。ただしこの見通しはEMIB-Tを中心にした計画で、Foverosの収益計画とは書かれていない。顧客名も出ていない。

製造拠点の側にも数字がある。Intelのニューメキシコ州Rio Rancho拠点（Fab 9）は、パッケージを業界標準の8倍のレチクルサイズまで拡大しており、2028年までに12倍超を目指す。従業員は2,700人、サプライヤーは500社で、Foverosの組立工程も同拠点で行われる。この倍率はパッケージ全体の大きさの指標で、先の表にあるインターポーザーのレチクル倍率とは別物だ。

後工程の拡大には基板の確保も要る。Tan CEOは2026年5月のJ.P. Morgan会議で、基板の供給が極めて逼迫し、台湾4社と日本2社が事前の確約を求めていると述べ、EMIB-Tの採用を検討する顧客に基板の前払いへの参加を求めたと語った。日本の2社の社名は発言に含まれていないが、2025年にはEMIB基板の協力先としてイビデンや新光電気工業が報じられている。そのイビデンは2026年2月、2026〜2028年度に約5,000億円の電子事業設備投資計画を決議し、AIサーバー向けなどのICパッケージ基板を2027年度から順次量産する。この計画はIntelやNVIDIA向けとは述べていない。

後工程の逼迫を語った同じ決算説明会で、Wei CEOは競合が顧客の前工程ウェハーのパッケージングを担うなら歓迎するとも語ったと伝えられた。TSMCは2026年の設備投資のうち10〜20%を、先端パッケージング、テスト、マスクなどに充てる。いずれも2026年時点の発言と計画で、2028年の見通しやNVIDIAの委託先変更には触れていない。

Feynmanの時期は、Jon Peddie Researchの記述による。NVIDIAは3月16日のGTC 2026でFeynmanを2028年世代として紹介し、3Dのダイ積層とTSMCのA16を使うと伝えられた。製造の分担をNVIDIAは公表しておらず、この情報はFoverosの採用を裏づけるものではない。

2028年に重なるのは、Intelの14A量産立ち上げ、Intelが見込むパッケージ収益の安定寄与、2028年世代と伝えられたFeynmanの3点だ。3点とも、NVIDIAがIntelの後工程を使うことを示す記述ではなく、時期の一致は予測と矛盾しないことを示すにとどまる。

予測が検証できる条件は、委託の公表と方式名の明示

Pu氏の予測が検証できるのは、NVIDIAかIntelがAI GPUの後工程の委託を公表し、対象の方式を示したときだ。方式がFoveros Direct 3Dなら、Intelの技術ブリーフにある「Intel Foundryのプロセスノードでのみ利用できる」という条件が、主GPUダイの製造先とどう両立するかが問われる。EMIB-Tなら、1月の報道が挙げたEMIBの系統で、Zinsner CFOが収益の中心に挙げた方式でもある。

Foveros-R 2.5Dの生産準備とIntelのパッケージ収益の立ち上がりはどちらも2027年に置かれているが、前者はclientとコスト重視の分野向け、後者はEMIB-T中心の計画で、NVIDIAのAI GPU向けの発表時期を示すものではない。公表があれば、1月のEMIB、10月のFoverosという2つの報道のどちらが近かったかを、初めて公式の文面で確かめられる。