AI半導体市場を牽引するNVIDIAが、次世代の「Rubin」GPUプラットフォームにおいて、革新的なパッケージング技術「CoWoP（Chip-on-Wafer-on-PCB）」の採用を本格的に検討していることが、DigiTimesが報じたロードマップのリークにより明らかになった。これは、現在の主流である「CoWoS（Chip-on-Wafer-on-Substrate）」技術の限界を超え、AI時代の計算需要に応えるためのNVIDIAの戦略的転換点となる可能性がある。しかし、この大胆な技術革新には、技術的課題とサプライチェーン再編という大きな障壁が立ちはだかっていることも見過ごせない。
突如浮上した新技術「CoWoP」― その革新的なコンセプト
まず、「CoWoP」とは一体何なのか。その核心を理解するために、現在の標準技術である「CoWoS」と比較してみよう。
CoWoS (Chip-on-Wafer-on-Substrate) は、複数のチップ（GPUダイやHBMメモリなど）を「シリコン・インターポーザー」と呼ばれる一枚の大きなシリコン基板の上に高密度に配置し、それをさらに「ABF」などの有機パッケージ基板に乗せ、最終的にマザーボードに接続する技術だ。この多層構造により、高性能なチップ間の高速通信を実現している。TSMCが開発し、今日の高性能AIアクセラレータに不可欠な技術となっている。
一方で CoWoP (Chip-on-Wafer-on-PCB) は、この構造を大胆に簡素化する。CoWoSの構成要素である「パッケージ基板」を完全に排除し、チップが乗ったシリコン・インターポーザーを直接、マザーボードである「PCB（プリント基板）」に実装するのだ。これは、いわば中間業者を排して生産者と消費者を直接結びつけるような、ラディカルな発想の転換と言えるだろう。
この「基板レス」のアプローチが、NVIDIAにとってなぜそれほど魅力的なのか。その理由は、リークされた資料が示す数々のメリットにある。
NVIDIAがCoWoPに賭ける理由 ― 7つのメリットとロードマップ
NVIDIAがこの新技術に寄せる期待は大きい。資料によれば、CoWoPには主に以下の7つのメリットがあるとされる。
- 信号品質 (SI) の向上: 中間に介在するパッケージ基板がなくなることで信号損失が減り、チップ間通信（特にNVLINK）の性能と通信距離が向上する。
- 電力供給 (PI) の最適化: 電圧レギュレータ（VR）をGPUダイのより近くに配置でき、電力供給の効率と安定性が向上する。
- 熱管理の改善: チップを覆う金属製の蓋（リッド）が不要になり、冷却機構が半導体ダイに直接触れる「ダイレクト・ダイ・コンタクト」が可能になる。これにより、冷却効率が劇的に向上し、より高いTDP（熱設計電力）に対応できる。
- コスト削減: 高価なABFパッケージ基板とリッドが不要になるため、理論上は部品コストと製造コストを削減できる。
- 信頼性の向上: PCBとチップの熱による膨張率の違いから生じる「反り」の問題を軽減できる。
- 将来性: 複数の小さなチップレットを組み合わせて一つの巨大なプロセッサを構成する「チップレット（Dielet）モデル」の長期的なビジョンに合致する。
- 電磁移行の改善: チップ内部の配線劣化を抑制し、信頼性を高める効果も期待される。
NVIDIAは、この未来への投資をすでに具体的な行動に移している。リークされたロードマップは、その野心的なスケジュールを明らかにしている。
- 2025年7月: Blackwell世代の「GB100」のダミーチップを用いた機械的テストを開始。
- 2025年8月: 実際に機能する「GB100」を使い、製造性、電気的特性、熱設計、NVLINK性能などの本格的な評価に着手。
- 2026年2月: 次世代の「Rubin GR100」チップでのテストを開始。これは、本命であるGR150への布石（pipe clean）と位置づけられている。
- 2026年10月: 「Rubin GR150」での最終テスト段階へ移行。
- 2027年頃: 量産準備完了を目指す。
このロードマップは、CoWoPが単なる研究室レベルの構想ではなく、実用化に向けた具体的なプロジェクトとして動いていることを雄弁に物語っている。しかし、その輝かしい未来像には、いくつもの分厚い壁が立ちはだかっている。
楽観論に潜む「三重の壁」― 技術、コスト、そしてサプライチェーン
CoWoPが描く未来は魅力的だが、業界関係者からは懐疑的な声が上がっており、その理由は主に「技術」「コスト」「サプライチェーン」という三重の壁に集約される。
第一の壁：技術的な断崖
最も大きな課題は、技術的な実現可能性だ。TrendForceが伝えるところによると、トップクラスの証券会社アナリストは「NVIDIAの次期最上位チップ『Rubin Ultra』がCoWoPを採用する可能性は低い」と見ている。その最大の理由は、PCBの製造技術の限界にある。Rubin Ultraのような巨大で高性能なチップの性能を完全に引き出すには、PCBの配線の線幅・線間隔を、現在の一般的な20/35μm（マイクロメートル）から10/10μm以下にまで微細化する必要がある。これは、現在のPCB製造技術にとって「極めて困難」な、まさに技術的な断崖絶壁なのだ。
第二の壁：コストの蜃気楼
「コスト削減」というメリットも、額面通りに受け取ることはできないかもしれない。TrendForceが引用するWallstreetcnのレポートは、「コストが消えるのではなく、単に移動するだけだ」と指摘する。高価なABF基板のコストは削減できるかもしれないが、その分、微細な配線パターンを持つ、より高度で高価な「プラットフォームPCB」が必要になる。さらに、チップを直接PCBに実装する「Die-on-Board」の組み立てプロセスは、従来のパッケージングよりもはるかに複雑で、歩留まりの確保も難しい。結果として、トータルコストは期待したほど下がらない、あるいは逆に上昇する可能性すらある。
第三の壁：サプライチェーンの再構築
新しい技術の導入は、新しいサプライチェーン、すなわちエコシステムの構築を意味する。CoWoPを量産するには、この技術に対応できるPCBメーカー、実装装置メーカー、そして検査・品質保証体制を一から築き上げる必要がある。これは莫大な初期投資と時間を要する巨大な事業であり、NVIDIA一社だけで完結する話ではない。Wccftechが指摘するように、マザーボードの設計自体も根本から変わるため、生産のボトルネックとなるリスクも抱えている。
専門家たちの冷めた視線と「もう一つのシナリオ」
こうした課題を背景に、業界の専門家たちの視線は冷静だ。Morgan Stanleyのような大手投資銀行は、NVIDIAが次世代GPUでCoWoPを全面的に採用する可能性は低いと分析している。PCBメーカー自身も、成熟しコスト効率も良い既存の基板技術からの乗り換えに積極的ではない、とTrendForceは伝えている。
では、CoWoPは単なる絵に描いた餅なのだろうか？ここで筆者は、「もう一つのシナリオ」の可能性を指摘したい。それは、CoWoPが当初、最先端のハイエンド市場ではなく、別の領域でその活路を見出すという可能性だ。
ドイツのメディアComputerbase.deは、この技術が「中国で好まれている」という興味深い見方を報じている。背景にあるのは、米国の輸出規制だ。現在、中国企業は最先端のCoWoS技術を供給するTSMCへのアクセスが厳しく制限されている。CoWoPは、この規制を回避し、自国内で高性能なAIチップを製造するための代替技術として、極めて戦略的な価値を持つ可能性があるのだ。この文脈では、CoWoPはまず、コストパフォーマンスが重視される低価格帯のAIチップや、特定市場向けの製品から実用化が進むのかもしれない。
CoWoPはNVIDIAの壮大な賭けか、未来への布石か
結論として、NVIDIAが次世代のRubin GPUで、既存のCoWoSを完全にCoWoPで置き換える可能性は現時点では低いだろう。NVIDIA自身もロードマップでCoWoSとCoWoPを並行して進める方針を示しており、これは技術的・商業的リスクを管理するための当然の戦略と言える。
しかし、CoWoPへの挑戦を単なる技術テストと見るのは早計だ。これは、AIコンピューティングの飽くなき性能向上要求に応え、高騰し続ける製造コストを抑制し、そして何よりも半導体サプライチェーンにおける自社の主導権を強化するための、NVIDIAによる長期的かつ戦略的な布石であると筆者は考えている。
CoWoPの成否は、今後数年間の技術開発の進展と、それを支えるエコシステムの構築にかかっている。もしNVIDIAがこの壮大な賭けに成功すれば、それは単に一企業の勝利に留まらない。半導体パッケージングの歴史を塗り替え、AI業界全体の未来のロードマップを書き換えるほどのインパクトを持つだろう。我々は今、その歴史的な転換点が生まれるかどうかの、まさにその岐路に立っているのかもしれない。
Sources
